[发明专利]一种用于防止静电破坏可靠性样品的版图设计

说明书

技术领域

本发明涉及一种可靠性测试结构版图，尤其涉及一种保护封装级可靠性测试样品，减少静电对样品影响的版图。

背景技术

图1为普通器件的示意图，图2为普通器件模拟电路图，请参见图1和图2所示。包括有一待测器件1，该器件1具有源极2、漏极3、栅极4和基极5。目前的器件1可靠性实验用的样品，都是单一器件结构，由于技术规格的限定栅极4面积（<10um*0.1um）很小。在受到静电作用时，极短的时间里通过了大电流（但是电量很小），导致栅极4被烧坏。特别是可靠性测试还需要进行封装，静电作用尤其显著。而且由于可靠性测试的特殊要求，没有特殊的静电保护电路，对器件1进行保护。目前对可靠性测试静电的保护主要是通过优化测试环境，降低静电产生的方法来实现的，但是静电无处不在，依然有大量样品受到静电的破坏。

发明内容

本发明的目的在于提供一种用于防止静电破坏可靠性样品的版图设计，以解决现有器件样品易受到静电破坏的问题。

为了实现上述目的，本发明采取的技术方案为：

一种用于防止静电破坏可靠性样品的版图设计，其中，包括有一待测的封装级器件，所述器件具有栅极，并且所述栅极并联连接一大面积栅电容，通过所述栅电容达到分流静电荷以保护所述器件。

上述的用于防止静电破坏可靠性样品的版图设计，其中，所述器件包括有源极和漏极，与所述栅极并联连接的所述栅电容对所述漏极饱和电流不产生影响。

上述的用于防止静电破坏可靠性样品的版图设计，其中，所述器件的栅极还串联连接一基极，与所述栅极并联连接的所述栅电容对所述栅极和所述基极电压无影响。 

本发明由于采用了上述技术，使之具有的积极效果是：

通过使用本发明后，器件受到的静电破坏的可能性大大降低。同时不会对漏极电流产生影响，可以进行正常的测试。

附图说明

图1是普通器件的示意图；

图2是普通器件模拟电路图；

图3是本发明的一种用于防止静电破坏可靠性样品器件的示意图；

图4是本发明的一种用于防止静电破坏可靠性样品器件的模拟电路图。

附图中：1.器件； 2.源极； 3.漏极； 4.栅极； 5.基极； 6.栅电容。

具体实施方式

以下结合附图给出本发明一种用于防止静电破坏可靠性样品的版图设计的具体实施方式。

图3为本发明的一种用于防止静电破坏可靠性样品器件的示意图，图4为本发明的一种用于防止静电破坏可靠性样品器件的模拟电路图，请参见图3和图4所述。本发明的一种用于防止静电破坏可靠性样品器件，包括有一待测的封装级器件1，该器件1具有栅极4，为了防止器件1进行测试受到破坏时面积较小的栅极4的养护层被击穿，在栅极4外并联连接有一大面积的栅电容6，通过大面积的栅电容6来达到分流静电荷保护器件1的目的。

本发明在上述基础上还具有如下实施方式：

本发明的第一实施例中，请继续参见图3和图4所示。上述的待测器件1包括有源极2和漏极3，使得与栅极4并联连接的栅电容6不会对器件1的漏极3饱和电流产生影响。

本发明的第二实施例中，待测器件1还串联连接有一基极5，使得与栅极4并联连接的栅电容6加在器件1栅极4、基极5等各个端点的电压没有变化。

综上所述，使用本发明一种用于防止静电破坏可靠性样品的版图设计，使得器件受到的静电破坏的可能性大大降低。同时不会对漏极电流产生影响，可以进行正常的测试。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的方法和处理过程应该理解为用本领域中的普通方式予以实施；本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。