[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

随着金属氧化物半导体场效应晶体管(MOSFET)沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响性能的主导因素，这种现象统称为短沟道效应。短沟道效应易于恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。

为了控制短沟道效应，提出了立体型半导体器件如鳍式场效应晶体管(FinFET)。相对于平面型的MOSFET而言，立体型的FinFET能够更好地控制短沟道效应。但是，另一方面，FinFET相比于MOSFET具有相对较大的寄生电阻和寄生电容。由此，电阻电容延迟增加，器件交流性能降低。

发明内容

本公开的目的至少部分地在于提供一种半导体器件及其制造方法，可以减小短沟道效应，并可以减小寄生电阻及寄生电容。

根据本发明的一个方面，提供了一种半导体器件，包括：沿第一方向延伸的鳍，鳍包括相对的第一端部和第二端部以及连接第一端部和第二端部的相对的第一侧面和第二侧面；沿与第一方向交叉的第二方向延伸且与鳍相交的栅电极；贯穿鳍和栅电极的通孔，通孔位于第一端部和第二端部之间，且位于第一侧面与第二侧面之间；源区和漏区，分别形成于鳍的第一端部和第二端部；形成于通孔中的导电接触部，该导电接触部与鳍电隔离，且与栅极电接触。

根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上沿第一方向形成鳍，鳍包括相对的第一端部和第二端部以及连接第一端部和第二端部的相对的第一侧面和第二侧面；沿与第一方向交叉的第二方向且与鳍相交，形成栅电极；在鳍的第一端部和第二端部，分别形成源区和漏区；贯穿栅电极和鳍，形成通孔，通孔位于第一端部和第二端部之间，且位于第一侧面与第二侧面之间；在通孔中形成电介质侧墙以覆盖鳍在通孔中露出的部分；以及在通孔中填充导电材料，形成导电接触部，该导电接触部与栅电极电接触。

根据本公开实施例的半导体器件可以同时具备立体型FinFET结构及平面型MOSFET结构的优点，即，既能有效控制短沟道效应，又能减小寄生电阻和寄生电容。

附图说明

通过以下参照附图对本发明实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-15示出了根据本发明实施例的半导体器件的制造流程。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

图15示出了根据本公开实施例的半导体器件的结构示意图，其中图15(a)为透视图，图15(b)为截面图。如图15所示，该半导体器件可以包括鳍(1002″，1002′″)、栅电极(1007″、1008″)、源区和漏区(1002″)以及导电接触部(1014)。

具体地，鳍(1002″，1002′″)可以沿第一方向(在图15(b)的示例中，是垂直于纸面的方向)延伸。鳍可以包括相对的第一端部和第二端部(在图15的示例中，是沿第一方向彼此相对的两个端部)以及连接第一端部和第二端部的相对的第一侧面和第二侧面(在图15的示例中，是沿第一方向延伸的两个竖直侧面)。在鳍的第一端部和第二端部可以分别形成源区和漏区。

栅电极(1007″，1008″)可以沿与第一方向交叉(例如，正交)的第二方向(在图15(b)的示例中，是水平方向)延伸，且与鳍相交。栅电极可以包括栅介质层(1007″)和栅导体层(1008″)。在图15所示的示例中，栅介质层(1007″)仅形成于鳍的第一侧面和第二侧面上。但是本公开不限于此，栅介质层也可以形成为其他形状。在图15所示的示例中，鳍与栅电极交迭的部分(1002′″)充当沟道区。参见图15(b)，由于通孔(以下将描述)，沟道区(1002′″)仅为一薄层，从而根据该实施例的半导体器件可以用作全耗尽型器件。