[发明专利]肖特基二极管及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种能有效降低肖特基势垒高度的与CMOS工艺兼容的肖特基二极管及其制造方法。

背景技术

肖特基二极管(SBD)由于具有很短的反向恢复时间和很低的前向电压也即具有低损耗，因此被广泛应用于检波器、混频器和变调器等高频电路中，是带域超高速通信领域的关键器件之一。典型的SBD包括具有高功函数的金属，该金属与通常在N型衬底上生长的N型导电外延层接触。在IC工艺中，SBD通常与其他半导体器件制作在共同的衬底上以节省空间、降低成本，例如与CMOS或BiMOS工艺兼容。

另一方面，当MOSFETs器件的栅长缩小到纳米尺度以后，金属源/漏(S/D)结构具有一系列的优点，例如原子级突变结能够抑制短沟道效应，低S/D串联电阻和接触电阻，S/D形成的低温工艺适宜集成高k栅介质、金属栅和应变硅等新材料，使之成为掺杂硅S/D结构最有希望的替代者。而使用金属S/D结构的MOSFETs器件则称为Schottky-Barrier MOSFETs(SB MOSFETs)器件。因此，SBD与SBMOSFET集成在相同衬底上成为现今技术发展驱使。

然而，当SBD与MOSFET的器件尺寸等此例持续缩小到纳米尺度以后，器件中的寄生电阻特别是接触电阻(包括MOSFET的源漏接触电阻、以及SBD的金属电极接触电阻)在总电阻中所占此重迅速增大。有效降低接触电阻的方法之一是降低电阻率，电阻率则与金属-半导体接触的肖特基势垒高度和半导体掺杂浓度紧密相关。然而对于现有的金属-半导体接触而言，由于掺杂离子的固溶度受限，半导体掺杂浓度无法进一步提高，而只能寄希望于有效降低肖特基势垒高度。此外，传统肖特基势垒(SB)MOSFETs器件由于开态时源/沟道的肖特基势垒高度(SBH)较高，使驱动电流减小；而关态时漏/沟道的SBH较低，使泄漏电流增加。所以，人们一直在研究SBH的调节技术，以克服SB MOSFET的固有缺点，使其达到与传统掺杂S/D MOSFET相同的电流特性。

因此，亟需一种能有效降低SBH的新型肖特基二极管及其制造方法。

发明内容

本发明目的在于利用现有的与CMOS制造技术兼容的设备和制备工艺，制造能有效降低肖特基势垒高度的肖特基二极管及其制造方法。

为此，本发明提供了一种肖特基二极管，包括衬底、衬底上的金属硅化物，其特征在于，衬底与金属硅化物之间的界面处还包括掺杂离子分凝区。

其中，金属硅化物包括NiSi_2-y、PtSi_2-y、CoSi_2-y、Ni_1-xPt_xSi_2-y、Ni_1-xCo_xSi_2-y、Pt_1-xCo_xSi_2-y、Ni_2-x-zPt_xCo_zSi_3-y，其中x、z大于0小于1，y大于等于0小于等于1。

其中，掺杂离子分凝区中包含的掺杂离子，对于n型肖特基二极管而言包括P、As、Sb及其组合，对于p型肖特基二极管而言包括B、BF₂及其组合。

本发明还提供了一种肖特基二极管的制造方法，包括步骤：在衬底上形成金属硅化物；向金属硅化物注入掺杂离子；分凝退火，使得掺杂离子分凝在金属硅化物与衬底之间的界面处。

其中，形成金属硅化物的步骤具体包括：在衬底上形成金属层；执行第一退火，使得衬底与金属层反应形成富金属相的高阻态金属硅化物；去除未反应的金属层；执行第二退火，第二退火的温度大于第一退火的温度，使得富金属相的高阻态金属硅化物形成单一的低阻态金属硅化物。

其中，第一退火的退火温度为200～400℃，第二退火的退火温度为450～600℃。