[发明专利]栅介质层的制作方法、晶体管的制作方法

说明书

技术领域

本发明属于半导体集成电路制造领域，特别是涉及一种栅介质层的制作方法，另外，本发明还涉及一种晶体管的制作方法。

背景技术

自20世纪60年代以来，集成电路制造工艺一直遵循着摩尔定律高速发展。CMOS器件的特征尺寸始终按照一定的比例不断的缩小，而其性能和功耗则不断地得到优化。根据2007年ITRS的预测，在2009年以后，高性能CMOS器件的栅介质层的EOT(Equivalent Oxide Thickness，等效氧化层厚度)会缩小至1nm以下。在这个尺寸下，传统的SiO₂栅介质材料暴露出栅极漏电流过大、可靠性降低、杂质易扩散等严重问题。通过引入高k栅介质材料，增大了栅介质层的物理厚度，从而有效降低了栅极漏电流、降低了杂质扩散。因此，使高k栅介质材料取代传统的SiO₂栅介质材料是以CMOS器件为核心的集成电路发展的必然选择。从45nm技术节点开始，CMOS器件中传统的SiO₂/多晶硅栅结构将被全新的高k栅介质层/金属栅结构所取代。

然而，使用高k栅介质层的缺点在于，其更容易提供较差品质的界面，如果直接在衬底上形成高k栅介质层，较差品质的界面容易削弱最终形成的半导体器件的电学性能。为此，可在衬底与高k栅介质层之间设置一界面层(interfacial layer，IL)，该界面层不仅能在衬底和界面层之间提供较佳品质的界面，还能在高k栅介质层和界面层之间提供较佳品质的界面，从而改善了高k栅介质层与衬底之间的界面特性。

由于氧化硅与衬底之间具有良好的界面特性，因此，可将氧化硅(SiO₂)用作高k栅介质层与衬底之间的界面层。另外，掺入氮的氧化硅会具有相对较高的介电常数、硼扩散阻挡功能(可以改善PMOS器件的负偏置温度不稳定性，NBTI)及与常规CMOS工艺流程兼容等优点，由于掺入氮的氧化硅具有相对较大的介电常数，这意味着与纯栅氧化层相比，其可以使用较厚的栅介质层，因而可以减少栅极的漏电流，并提高对栅介质层工艺控制的准确性。因此，也可将氮氧化硅(SiON)用作高k栅介质层与衬底之间的界面层。

影响晶体管电学性能及可靠性的因素有很多，例如，界面层及高k栅介质层的质量、界面层与衬底之间的界面特性、界面层与高k栅介质层之间的界面特性。

现有晶体管界面层(IL)的制作方法为热生长法(Rapid Thermal Oxidation，TRO)或化学生长法，具体的可参考于2006年10月4日公开的公开号为1842900的中国专利公开文本。利用热生长法形成的界面层具有较佳的质量，但是它的缺点在于：高k栅介质层很难在其表面成核并在其表面的覆盖率较低，导致界面层与高k栅介质层之间存在大量的界面电荷(interface charge)，影响了界面层与高k栅介质层之间的界面特性。而利用化学生长法形成的界面层表面具有大量的OH键，便于高k栅介质层的生长，提高了高k栅介质层的覆盖率，但是它的缺点在于：界面层的质量不佳，且界面层与衬底之间的界面特性较差，导致衬底与界面层之间存在大量的界面电荷。在衬底上形成界面层之后，在界面层上形成高k栅介质层。

由此可见，现有栅介质层的制作方法不能同时兼备界面层质量佳、界面层与衬底之间及界面层与高k栅介质层之间界面特性好的优点，以致影响晶体管的电学性能及可靠性。

发明内容

本发明要解决的问题是提供一种栅介质层的制作方法，利用该方法既能形成质量较佳的界面层，同时还能保证界面层与衬底之间、界面层与高k栅介质层之间具有较佳的界面特性，从而提高晶体管的电学性能及可靠性。

为解决上述问题，本发明提供了一种栅介质层的制作方法，所述方法包括：

利用热生长法在衬底上形成材质为氧化硅或氮氧化硅的界面层；

在所述界面层上形成高k栅介质层；

在界面层的制作步骤之后、高k栅介质层的制作步骤之前，利用含有O₃或含有H₂SO₄、H₂O₂的水溶液对所述界面层进行第一表面处理；

或者，在高k栅介质层的制作过程中，利用含有O₃或含有H₂SO₄、H₂O₂的水溶液对所述高k栅介质层进行第二表面处理。

可选地，在第一或第二表面处理中，所述水溶液的温度为10℃～70℃，表面处理时间为30s～120s。