[发明专利]双排焊盘布局结构

说明书

技术领域

本发明涉及一种焊盘的布局结构，尤其是一种双排焊盘的布局结构。

背景技术

在许多芯片外围连接的设计中一般涉及焊盘布局结构，这些布局结构一般由焊盘和驱动线路组成，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，按照这种方式设计的焊盘结构，可以在焊盘结构较大情况下承受静电释放装置（由于要包含静电释放装置，所以通常要求焊盘结构会比较大）。由于若设置多个焊盘单元需占用芯片上大量的区域，因此在芯片设计中一般需要一个较小的焊盘间隙。对于具有高引脚数目的芯片，至少一定的焊盘间隙可以导致在引脚数目一定的情况下将焊盘布设在至少一定的芯片区域内，在这种情况下，请参考图1所述目前常见的单排焊盘的布局结构，图1仅显示了位于所述核区一侧的焊盘环线区域的布局结构，所述芯片的最终面积会受限于焊盘的大小。为了提高芯片核的面积利用率，减少内部无用空间的浪费，芯片面积最好由芯片中的核所决定。

如果一个芯片的焊盘成单排布局时，这将造成在核区域内存在较多的冗余面积，如图1所示，由此如果将焊盘区域呈双排布局时，如图2所示，将大大减少冗余面积，提高了核利用率。这种布局结构对于显示的驱动电极而言是常见的，即所述焊盘环线直接与芯片上的核功能模块相连接，从而用于传递信号。现有两排的焊盘布局结构中，每一排的焊盘在它们的位置上都是交错排列的，由此当在芯片的一边增加焊盘的数目时，就能够以可接受的焊盘间隙而进行整体布局。

上述双排布局中，所述焊盘布局的结构虽然产生了优点，但是还是存在很多问题，比如整个线路较复杂，控制信号总线较大；再者，对于高电压应用来说，需要在焊盘线路内部设置电平转移电路，因为高压布局要求同样类型的晶体管将布局在一起，所以在N型和P型晶体管之间的信号线数目将变得很大，这导致所述焊盘线路布图中需要有最小的宽度。如果采用最小宽度，对应具有多个引脚数目来说，常见的解决方式是制造狭长的焊盘线路模块，那么使焊盘之间像之前论述的相互交错就不再可能。

因此，在需要满足具有多焊盘引脚数目，同时节省芯片面积的情况下，提出一种优化焊盘布局结构及相关的逻辑模块布局的新型双排焊盘布局结构更显得尤为重要。

发明内容

本发明实际所要解决的技术问题是如何满足多焊盘引脚数目，同时节省芯片面积，更有利于高压应用中的信号线布局，据此提供一种新型的双排焊盘布局结构。

为了实现本发明的上述目的，本发明提供了一种双排焊盘布局结构，首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，所述核区内设有核功能模块，所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域以及输入输出控制逻辑线路，所述内焊盘环线区域和外焊盘环线区域均包括封装引线焊盘和焊盘驱动线路，所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。

本发明所述的双排焊盘布局结构，整个线路较为简单，而且控制线路总线较少；再者，对于高电压应用来说，即使不需要在其电路内部设置电平转移装置，也能实现焊盘布局结构中的最小布图，同时也保证了具有多个焊盘引脚数目情况下节省芯片中所述焊盘占用的空间。

附图说明

图1是现有单排焊盘的布局结构；

图2是现有双排焊盘的布局结构；

图3是根据本发明所述双排焊盘的布局结构。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

请参考图3所示，本发明所述的双排焊盘布局结构，首先涉及一种芯片，所述芯片包括位于中心的核区和位于所述核区周围的焊盘环线区域，所述核区内设有核功能模块，且所述核功能模块中包括输入输出控制逻辑线路；所述焊盘环线区域包括焊盘和焊盘线路以及输入输出控制逻辑线路。本发明中，所述焊盘在是指封装引线焊盘，所述焊盘线路是指焊盘驱动线路，所述焊盘与焊盘线路通过导线连接用于传递信号；所述焊盘环线区域分为内焊盘环线区域和外焊盘环线区域，且所述内焊盘环线区域和外焊盘环线区域分别布设在所述输入输出控制逻辑线路的两侧。