[发明专利]等离子体蚀刻方法和半导体装置的制造方法

说明书

技术领域

本发明涉及等离子体蚀刻方法和半导体装置的制造方法。

背景技术

一直以来，在半导体装置的制造工序中，使用使等离子体作用于配置于处理腔室内的基板(例如半导体晶片)进行蚀刻的等离子体蚀刻方法。例如，在半导体装置的制造工序中，在二氧化硅膜形成接触孔的等情况中，使用该等离子体蚀刻方法。此外，在接触孔中，被要求高纵横比的接触孔(HARC(High Aspect Ratio Contact)，将侧壁形状维持于垂直并形成这样的接触孔是比较困难的。

在这样的等离子体蚀刻方法中，已知有反复交替执行使具有高堆积性的气体条件的等离子体作用形成保护膜的期间和使具有低堆积行的气体条件的等离子体作用进行蚀刻的期间，边将侧壁形状维持于垂直边形成这样的接触孔的技术(例如，参照专利文献1)。

现有技术文献

专利文献1：日本特表2006-523030号公报

发明内容

发明想要解决的问题

如上所述，在在半导体装置的制造工序中，要求高纵横比的接触孔，通过等离子体蚀刻，将侧壁形状维持为垂直，并形成高纵横比的接触孔比较困难。

另外，本发明者等进行了详细调查，了解到当形成上述那样的高纵横比的接触孔时，发生以下那样的问题。即，当在能够蚀刻高纵横比的接触孔的主蚀刻工序的蚀刻条件下连续实施过蚀刻时，如使纵轴为最小间隔(Minimum Bar(相邻的孔彼此之间的最薄的部位的隔壁的厚度))和孔深、使横轴为蚀刻时间的图6的图所示，在过蚀刻工序(蚀刻时间680秒附近以后)中，与主蚀刻工序相比，产生最小间隔的急剧减少的问题。另外，为了抑制最小间隔的急剧减少，当在过蚀刻工序中堆积物较多的条件下进行蚀刻时，由于上部开口径(Top CD)较小，所以堵塞孔。

本发明是针对现有的情况而完成的，其目的在于：提供能够形成高纵横比的接触孔，并且能够抑制过蚀刻工序中最小间隔的急剧减少的等离子体蚀刻方法和半导体装置的制造方法。

用于解决课题的方法

本发明的等离子体蚀刻方法的一个方式，在处理腔室内收纳被处理基板，使导入到上述处理腔室内的处理气体产生等离子体，通过该等离子体，隔着掩膜层，在形成于上述被处理基板的蚀刻停止层上的氧化硅膜上形成孔，该等离子体蚀刻方法的特征在于，包括：对上述氧化硅膜进行蚀刻的主蚀刻工序；和在上述主蚀刻工序之后，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序包括多次反复交替地进行第一蚀刻工序和第二蚀刻工序的工序，所述第一蚀刻工序使上述处理气体为C₄F₆气体、Ar气体和O₂气体的混合气体，所述第二蚀刻工序使上述处理气体为C₄F₈气体、Ar气体和O₂气体的混合气体，或者为C₃F₈气体、Ar气体和O₂气体的混合气体。

本发明的半导体装置的制造方法的一个方式，其具有等离子体蚀刻工序，上述等离子体蚀刻工序在处理腔室内收纳被处理基板，使导入到上述处理腔室内的处理气体产生等离子体，通过该等离子体，隔着掩膜层在形成于上述被处理基板的蚀刻停止层上的氧化硅膜上形成孔，该半导体装置的制造方法的特征在于：上述等离子体蚀刻工序包括：对上述氧化硅膜进行蚀刻的主蚀刻工序；和在上述主蚀刻工序之后，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序，在上述蚀刻停止层至少一部分露出的状态下进行的蚀刻工序包括多次反复交替地进行第一蚀刻工序和第二蚀刻工序的工序，所述第一蚀刻工序使上述处理气体为C₄F₆气体、Ar气体和O₂气体的混合气体的，所述第二蚀刻工序使上述处理气体为C₄F₈气体、Ar气体和O₂气体的混合气体，或者为C₃F₈气体、Ar气体和O₂气体的混合气体。

发明效果

根据本发明，能够提供一种能够形成高纵横比的接触孔，并且能够抑制过蚀刻工序中的最小间隔的急剧减少的等离子体蚀刻方法和半导体装置的制造方法。

附图说明

图1是模式地表示本发明的一个实施方式使用的等离子体蚀刻装置的概略结构的图。

图2是用于说明一个实施方式的等离子体蚀刻方法的工序的图。