[发明专利]具有稳定供电的电容器的半导体集成电路及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年7月27日向韩国知识产权局提交的韩国专利申请No.10-2011-0074469的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体集成电路及其制造方法，具体而言，涉及一种具有提供稳定电源的电容器的半导体集成电路及其制造方法。

背景技术

高集成、低电压和高速度是评估半导体集成电路性能的关键参数。这样的半导体集成电路需要低电压，还需要具有多电平的电源。如公知的，当供电给半导体集成电路时必然包含一些噪声。噪声会影响设备的信号传输特性，即引入延迟值。

近年来，已引入电容器用于消除电源噪声，例如，将存储电容器(reservoir capacitor)形成在半导体集成电路的外围电路区域中。

通过在具有足够电容的外围电路区域的空闲空间内层叠导电层、电介质层、以及导电层来构造用于消除噪声的电容器，以提供稳定的电源。

发明内容

根据示例性实施例的一个方面，一种半导体集成电路包括外围电路区域，在所述外围电路区域中形成有虚设电容器组，所述虚设电容器组包括虚设储存节点接触单元、电介质和虚设平板电极。还在所述外围电路区域中形成金属氧化物半导体(MOS)电容器，且金属氧化物半导体(MOS)电容器与所述虚设电容器组并联连接。所述虚设储存节点接触单元和所述虚设平板电极被配置成使得对它们提供不同的电压电平。所述虚设电容器组的电容可以大于所述MOS电容器的电容。

根据示例性实施例的另一个方面，一种半导体集成电路包括：第一虚设电容器组，所述第一虚设电容器组包括第一储存节点接触单元、第一电介质和平板电极；第二虚设电容器组，所述第二虚设电容器组包括所述平板电极、第二电介质和第二储存节点接触单元；以及MOS电容器，所述MOS电容器包括与所述第一储存节点接触单元连接的第一电极以及与所述第二储存节点接触单元连接的第二电极。所述第一储存节点接触单元可以具有与所述第二储存节点接触单元相反的电位。

根据示例性实施例的又一个方面，一种制造半导体集成电路的方法包括以下步骤：制备具有外围电路区域和单元区域的半导体衬底；以用于在单元区域中形成MOS晶体管的相同工艺在所述半导体衬底的所述外围电路区域中形成包括第一电极和第二电极的MOS电容器。第一虚设储存节点接触单元被形成为使得第一虚设储存节点接触单元与所述MOS电容器的所述第一节点电连接，第二虚设储存节点接触单元被形成为使得第二虚设储存节点接触单元与所述MOS电容器的所述第二电极电连接，其中，以用于在所述单元区域的每个单元阵列区域中形成储存节点接触单元的相同工艺形成所述MOS电容器。分别在所述第一虚设储存节点接触单元和第二虚设储存节点接触单元以及所述储存节点接触单元上形成第一电介质层、第二电介质层和第三电介质层，且以用于在所述第三电介质层上形成单元平板电极的相同工艺在所述第一电介质层和第二电介质层上形成虚设平板电极。

以下在标题为“具体实施方式”的部分中描述这些及其它的特征、方面和实施例。

附图说明

通过以下结合附图的详细描述将更加清楚地理解本公开主题的以上及其它方面、特征和有益之处，其中：

图1是说明根据本发明的一个示例性实施例的包括电容器的半导体集成电路的电路图；

图2是说明根据本发明的一个示例性实施例的半导体集成电路的截面图；

图3是说明根据本发明的另一个示例性实施例的半导体集成电路的等效电路图；

图4是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；

图5是说明根据本发明的另一个示例性实施例的半导体集成电路的电路图；

图6是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；

图7是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图；以及

图8是说明根据本发明的另一个示例性实施例的半导体集成电路的截面图，在所述半导体集成电路中形成有在外围电路区域和在单元区域中形成的器件。

具体实施方式

将参考附图更加详细地说明示例性实施例。