[发明专利]非易失性存储器件及其制造方法

权利要求书

1.一种非易失性存储器件，包括：

多个浮栅，所述多个浮栅形成在半导体衬底之上；

隧道绝缘层，所述隧道绝缘层形成在所述半导体衬底与所述多个浮栅之间；

绝缘体，所述绝缘体形成在所述多个浮栅的第一侧壁上；

电介质层，所述电介质层形成在所述多个浮栅的第二侧壁和上表面上；以及

控制栅，所述控制栅形成在所述电介质层之上，

其中，所述多个浮栅具有相同的临界尺寸，以及交替地设置在所述多个浮栅之间的间隔具有不同的临界尺寸，以及

其中，所述多个浮栅之间的间隔非对称地形成，

其中，所述多个浮栅的相邻的所述第二侧壁之间的间隔大于所述多个浮栅的相邻的所述第一侧壁之间的间隔，

其中，所述半导体衬底包括第一沟槽和第二沟槽，所述第一沟槽与所述多个浮栅的第二侧壁对准，所述第二沟槽与所述多个浮栅的第一侧壁对准，所述绝缘体在间隙填充所述第二沟槽的同时形成在所述多个浮栅的第一侧壁上。

2.如权利要求1所述的非易失性存储器件，还包括间隙填充所述第一沟槽的隔离层，其中，所述隔离层具有暴露出所述多个浮栅的第二侧壁的高度。

3.如权利要求1所述的非易失性存储器件，其中，所述绝缘体包括氧化物层。

4.如权利要求1所述的非易失性存储器件，其中，所述电介质层具有氧化物-氮化物-氧化物结构，所述氧化物-氮化物-氧化物结构具有顺序层叠的氧化物层、氮化物层和氧化物层。

5.一种非易失性存储器件，包括：

多个浮栅，所述多个浮栅形成在衬底之上并且由交替设置在所述多个浮栅之间的第一沟槽和第二沟槽而彼此隔离开，其中，所述第二沟槽具有比所述第一沟槽小的宽度；

第一隔离层，所述第一隔离层部分地间隙填充所述第一沟槽；

第二隔离层，所述第二隔离层间隙填充所述第二沟槽；

电介质层，所述电介质层形成在包括所述第一隔离层和所述第二隔离层以及所述浮栅的半导体衬底的整个表面上；以及

控制栅，所述控制栅形成在所述电介质层之上以间隙填充所述第一沟槽，

其中，所述多个浮栅具有相同的临界尺寸，以及交替地设置在所述多个浮栅之间的间隔具有不同的临界尺寸，以及

其中，所述多个浮栅之间的间隔非对称地形成。

6.如权利要求5所述的非易失性存储器件，其中，所述多个浮栅包括具有接触所述电介质层的侧壁的单侧浮栅。

7.如权利要求5所述的非易失性存储器件，其中，所述第一隔离层和所述第二隔离层包括氧化物层。

8.如权利要求5所述的非易失性存储器件，其中，所述电介质层具有顺序地层叠了氧化物、氮化物和氧化物的氧化物-氮化物-氧化物结构。

9.如权利要求5所述的非易失性存储器件，其中，在所述半导体衬底中形成有第一沟槽和第二沟槽，利用所述第一沟槽和所述第二沟槽来隔离多个有源区。

10.如权利要求5所述的非易失性存储器件，其中，在所述半导体衬底中形成有第一沟槽和第二沟槽，利用所述第一沟槽和所述第二沟槽来隔离多个有源区，所述浮栅形成在各个所述有源区之上，并且隧道绝缘层设置在所述有源区与所述浮栅之间。

11.一种制造非易失性存储器件的方法，包括以下步骤：

在半导体衬底之上形成多个第一导电层图案，使得所述第一导电层图案由交替设置在所述多个第一导电层图案之间的第一沟槽和第二沟槽而彼此隔离开，其中，所述第二沟槽具有比所述第一沟槽小的宽度；

形成部分地间隙填充所述第一沟槽的第一隔离层、以及间隙填充所述第二沟槽的第二隔离层；

通过刻蚀所述第一导电层图案形成多个浮栅；

在包括所述第一隔离层和所述第二隔离层以及所述浮栅的所得结构的整个表面之上形成电介质层；

在所述电介质层之上形成第二导电层；以及

通过刻蚀所述第二导电层形成控制栅，

其中，所述多个浮栅具有相同的临界尺寸，以及交替地设置在所述多个浮栅之间的间隔具有不同的临界尺寸，以及

其中，所述多个浮栅之间的间隔非对称地形成。