[发明专利]具有超级接口的沟槽型功率晶体管组件及其制作方法有效
申请号: | 201210020145.9 | 申请日: | 2012-01-21 |
公开(公告)号: | CN103187301A | 公开(公告)日: | 2013-07-03 |
发明(设计)人: | 林永发;徐守一;吴孟韦;张家豪 | 申请(专利权)人: | 茂达电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 江耀纯 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 超级 接口 沟槽 功率 晶体管 组件 及其 制作方法 | ||
技术领域
本发明涉及一种沟槽型功率晶体管组件及其制作方法,特别涉及一种具有超级接口的沟槽型功率晶体管组件及其制作方法。
背景技术
在功率晶体管组件中,漏极与源极间导通电阻RDS(on)的大小与组件的功率消耗成正比,因此降低导通电阻RDS(on)的大小可减少功率晶体管组件所消耗的功率。于导通电阻RDS(on)中,用于耐压的外延层所造成的电阻值所占的比例为最高。虽然增加外延层中导电物质的掺杂浓度可降低外延层的电阻值,但外延层的作用为用于承受高电压。若增加掺杂浓度会降低外延层的崩溃电压,因而降低功率晶体管组件的耐压能力。
为了维持或提升功率晶体管组件的耐压能力,并降低外延层的电阻值,目前已发展出一种具有超级接口(super junction)的功率晶体管组件,以兼具高耐压能力以及低导通电阻。于现有功率晶体管组件中,基底上形成有沿着水平方向交替设置P型外延层与N型外延层,使P型外延层与N型外延层形成多个PN接面,彼此平行且垂直于基底表面。现有制作功率晶体管组件的方法利用刻蚀工艺于N型外延层中形成多个深沟槽,然后于深沟槽中填入P型外延层。然而,深沟槽的深宽比具有一定大小,且现有的刻蚀工艺所制作出的沟槽的深宽比有一定的限制,因此P型外延层也不易完整填充于沟槽中,而容易于其中产生空隙,使超级接口有缺陷。
有鉴于此,提供一种具有超级接口的功率晶体管组件及其制作方法,来避免形成有缺陷的超级接口实为本领域的技术人员努力的目标。
发明内容
本发明的主要目的在于提供一种具有超级接口的沟槽型功率晶体管组件及其制作方法,以避免形成有缺陷的超级接口。
为达上述的目的,本发明提供一种具有超级接口的沟槽型功率晶体管组件的制作方法。首先,提供一基底,且基底具有一第一导电类型。然后,于基底上形成一外延层,且外延层具有不同于第一导电类型的一第二导电类型。接着,于外延层中形成至少一穿孔,贯穿外延层。随后,于穿孔的两侧的外延层中分别形成两个漏极掺杂区,且漏极掺杂区从外延层的上表面延伸至与基底相接触,其中漏极掺杂区具有第一导电类型。接着,于穿孔中填入一绝缘层,且绝缘层的上表面低于外延层的上表面。然后,于绝缘层上的穿孔的各侧的外延层中分别形成一信道掺杂区,使位于绝缘层上的穿孔的各侧的各漏极掺杂区转变为各信道掺杂区,其中信道掺杂区具有第二导电类型。随后,于绝缘层上的穿孔中形成一栅极结构。然后,于穿孔的各侧的外延层中分别形成一源极掺杂区,且源极掺杂区具有第一导电类型。
为达上述的目的,本发明还提供一种具有超级接口的沟槽型功率晶体管组件的制作方法。首先,提供一基底,且基底具有一第一导电类型。然后,于基底上形成一第一外延层,且第一外延层具有不同于第一导电类型的一第二导电类型。接着,于第一外延层中形成至少一第一穿孔,贯穿第一外延层。其后,于第一穿孔的两侧的第一外延层中分别形成两个漏极掺杂区,且漏极掺杂区从第一外延层的上表面延伸至与基底相接触,其中漏极掺杂区具有第一导电类型。之后,于第一穿孔中填满一绝缘层。接着,于第一外延层与绝缘层上形成一第二外延层,且第二外延层具有第二导电类型。然后,于第二外延层中形成至少一第二穿孔,暴露出绝缘层。接着,于第二穿孔中形成一栅极结构。随后,于第二穿孔的两侧的第二外延层中分别形成两个源极掺杂区,且源极掺杂区具有第一导电类型。
为达上述的目的,本发明提供一种具有超级接口的沟槽型功率晶体管组件,包括一基底、一第一外延层、至少两个漏极掺杂区、一绝缘层、至少两个信道掺杂区、一栅极结构以及至少两个源极掺杂区。基底具有一第一导电类型。第一外延层设于基底上,且具有至少一穿孔,其中第一外延层具有不同于第一导电类型的一第二导电类型。漏极掺杂区设于穿孔两侧的第一外延层中,且与基底相接触,其中漏极掺杂区具有第一导电类型。绝缘层设于穿孔中,且绝缘层的上表面低于第一外延层的上表面。信道掺杂区分别设于漏极掺杂区上的第一外延层中,并分别与漏极掺杂区相接触,其中信道掺杂区具有第二导电类型。栅极结构设于绝缘层上的穿孔中。源极掺杂区分别设于穿孔两侧的第一外延层中,并分别与信道掺杂区相接触,其中源极掺杂区具有第一导电类型。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于茂达电子股份有限公司,未经茂达电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210020145.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:器件和用于制造电子器件的方法
- 下一篇:用于调节X射线发射范围的方法和设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造