[发明专利]在底部金属层下方带有电源轨的集成电路布局

权利要求书

1.一种电路，包括：

半导体衬底；

底部金属层，位于所述半导体衬底的上方，其中，在所述半导体衬底和所述底部金属层之间没有附加的金属层；以及

单元，包括位于所述底部金属层下方的栓塞层级电源轨。

2.根据权利要求1所述的电路，其中，所述栓基层级电源轨延伸至所述单元的三个边界，

进一步包括：附加的栓塞层级电源轨，延伸至所述单元的三个边界，其中，所述附加的栓塞层级电源轨和所述栓塞层级电源轨分别是VDD电源轨和VSS电源轨。

3.根据权利要求1所述的电路，进一步包括：M1电源轨，位于所述单元和所述底部金属层中，其中，所述M1电源轨穿过通孔与所述栓塞层级电源轨电连接，并且其中，所述M1电源轨延伸至所述单元的三个边界，或者

进一步包括：多个标准单元，形成为行，其中，所述栓塞层级电源轨是延伸到所述多个标准单元中的电源轨的一部分，

进一步包括：多个栅电极，位于所述多个标准单元中，并且具有均匀的间距，其中，所述多个栅电极相互平行，并且其中，所述多个栅电极的纵向方向垂直于所述栓塞层级电源轨的纵向方向。

4.根据权利要求1所述的电路，进一步包括：晶体管，所述晶体管包括：

栅电极；

接触塞，位于所述栅电极和所述底部金属层中的金属部件之间，并且将所述栅电极和所述底部金属层中的金属部件互连；以及

栓塞层级导线，将所述晶体管的源极/漏极区域与所述栓塞层级电源轨相连接，其中，所述栓塞层级导线的顶面基本上与所述栓塞层级电源轨的顶面齐平，

进一步包括：通孔，位于所述接触塞和所述底部金属层中的金属部件之间，并且将所述接触塞和所述底部金属层中的金属部件互连。

5.一种电路，所述电路包括：

单元，包括：

第一边界、第二边界、第三边界和第四边界，其中，所述第一边界和所述第二边界相互平行，并且其中，所述第三边界和所述第四边界相互平行，并且垂直于所述第一边界和所述第二边界；

栓塞层级VDD电源轨，延伸至所述第一边界、所述第二边界和所述第三边界；

栓塞层级VSS电源轨，延伸至所述第一边界、所述第二边界和所述第四边界；

M1 VDD电源轨，延伸至所述第一边界、所述第二边界和所述第三边界，其中，所述M1 VDD电源轨位于底部金属层中，并且直接位于所述栓塞层级VDD电源轨上方；以及

M1 VSS电源轨，轨延伸至所述第一边界、所述第二边界和所述第四边界，其中，所述M1 VSS电源轨位于底部金属层中，并且直接位于所述栓塞层级VSS电源轨上方。

6.根据权利要求5所述的电路，进一步包括：

第一通孔，位于所述栓塞层级VDD电源轨和所述M1 VDD电源轨之间，并且将所述栓塞层级VDD电源轨和所述M1 VDD电源轨互连；以及

第二通孔，位于所述栓塞层级VSS电源轨和所述M1 VSS电源轨之间，并且将所述栓塞层级VSS电源轨和所述M1 VSS电源轨互连，或者

进一步包括：栅电极，位于所述单元中，并且具有与所述第一边界和所述第二边界平行的纵向方向，其中，所述栅电极被布置在所述栓塞层级VDD电源轨和所述栓塞层级VSS电源轨之间，并且与所述栓塞层级VDD电源轨和所述栓塞层级VSS电源轨间隔开。

7.根据权利要求5所述的电路，进一步包括：晶体管，位于所述单元中，其中，所述栓塞层级VDD电源轨的底面和所述栓塞层级VSS电源轨的底面基本上与所述晶体管的栅电极的顶面齐平，

进一步包括：栓塞层级导线，将所述晶体管的源极/漏极区域与所述栓塞层级VDD电源轨和所述栓塞层级VSS电源轨中的一个相连接，其中，所述栓塞层级导线的顶面基本上与所述栓塞层级VDD导电轨和所述栓塞层级VSS导电轨的顶面齐平。

8.根据权利要求7所述的电路，其中，所述栓塞层级导线包括接触所述栓塞层级VDD电源轨和所述栓塞层级VSS电源轨中的一个的端部，或者

其中，所述栓塞层级导线以及所述栓塞层级VDD电源轨和所述栓塞层级VSS电源轨中的一个形成连续区域。