[发明专利]一种形成高介电常数金属栅的方法

说明书

技术领域

本发明涉及一种半导体集成电路的工艺技术方法，尤其涉及一种高介电常数（K）金属栅的形成方法。

背景技术

集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管（metal oxide semiconductor field effect transistor，简称MOS晶体管）。自从MOS管被发明以来，其几何尺寸一直在不断缩小，目前其特征尺寸已进入45nm范围。在此尺寸下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO₂或SiON栅氧化层介质厚度减小带来的高的栅泄露电流。

为此，已提出的解决方案是，采用金属栅和高介电常数（K）栅介质替代传统的重掺杂多晶硅栅和SiO₂（或SiON）栅介质。按照集成电路技术发展路线图，金属栅、高介电常数（K）栅介质的实际应用将在亚65nm技术。目前广泛使用的基本都是铪基高介电常数（K）栅介质，它是通过原子层沉积（ALD：atomic layer deposition）的方式形成的，金属栅则是通过物理气相沉积的方法形成的，原子层沉积的效率较低，而物理气相沉积则容易引起栅极等离子体损伤，并且这两种工艺的温度都相对较高，不能满足一些产品和工艺的需求。

发明内容

本发明提供一种高介电常数金属栅的形成方法，用以解决现有工艺需要采用低效率的原子层沉积方法以及较高温度生产的问题。

为了实现上述目的，本发明采取的技术方案为：

一种形成高介电常数金属栅的方法，其中，首先，在衬底上采用物理气相沉积金属层，然后，对所述金属层进行第一次的图形化铝处理；第一次对金属层实施刻蚀过程，金属栅上覆盖刻蚀掩膜，而金属层的未被掩膜所遮盖的部分在一定程度上被刻蚀掉；接着将完成图形化的所述铝在纯水电解液中将表面氧化成均匀致密的高介电常数氧化铝，形成栅极绝缘层，金属保留层在电解过程中被移除而同时金属栅的顶部也在电解过程中被移除一定的厚度，栅极绝缘层主要覆盖在金属栅上，并且电解液将金属层外围两侧进行电解处理，并且对高介电常数氧化铝进行第二次的图形化处理，最后，形成高介电常数金属栅。

上述一种形成高介电常数金属栅的方法，其中，在衬底上采用沉积的方法沉积的所述金属层的厚度为100nm~500nm。

上述一种形成高介电常数金属栅的方法，其中，在纯水电解液中将完成图形化的所述金属层的表面氧化成均匀致密的氧化铝保护层。

上述一种形成高介电常数金属栅的方法，其中，电解过程在纯水中进行，并且以铝为阳极，以铂为阴极。

上述一种形成高介电常数金属栅的方法，其中，阳极反应方程式为：2Al+3H₂O→Al₂O₃+6H⁺+6e^-；阴极反应方程式为：6H⁺+6e^- →3H₂。

一种金属层冗余金属填充测试光掩模应用，其中，对高介电常数氧化铝进行第二次的图形化处理，去除高介电常数以外的氧化铝和铝。

一种金属层冗余金属填充测试光掩模应用，其中，所述金属栅顶部被电解掉的部分的厚度大致上等于所述金属保留层的厚度。

一种金属层冗余金属填充测试光掩模应用，其中，所述金属层为铝。

本发明由于采用了上述技术，使之具有的积极效果是：

（1）本发明未采用原子层沉积法，有效地提高了生产率。。

（2）本发明有效地减少了光罩的使用。

（3）本发明有效地降低了成本。

附图说明

图1是本发明一种形成高介电常数金属栅的方法中电解过程的示意图；

图2是本发明一种形成高介电常数金属栅的方法的流程图；

图3是本发明一种形成高介电常数金属栅的方法的成品的示意图。

具体实施方式

以下结合附图给出本发明一种形成高介电常数金属栅的方法的具体实施方式。