[发明专利]具有PMOS-NMOS-PMOS-NMOS结构的4晶体管非易失性存储器单元

说明书

技术领域

本发明涉及集成电路存储器器件，尤其是涉及如下4晶体管非易失性存储器（NVM）单元，其利用PMOS-NMOS-PMOS-NMOS结构来显著减小单元面积，并且通过利用反向Fowler-Nordheim隧穿编程提供非常小的编程电流。

背景技术

Poplevine等人于2007年1月16日授权的美国专利No.7,164,606B1公开了利用反向Fowler-Nordheim隧穿进行编程的全PMOS 4晶体管非易失性存储器（NVM）单元。美国专利No.7,164,606通过引用以其整体合并到此，以提供关于本发明的背景信息。

参考图1，如美国专利No.7,164,606所公开的，根据对包括具有公共连接的浮栅的全PMOS 4晶体管NVM单元的NVM阵列进行编程的方法，对于阵列中要被编程的每个单元100，该单元的所有电极均接地。接着，将抑制电压（inhibiting voltage）V_N施加到该单元的读晶体管P_r的连接至体的源区V_r，施加到该单元的擦除晶体管P_e的公共连接的漏区、体区和源区V_e，以及施加到读晶体管P_r的漏区D_r。该单元的编程晶体管P_w的源区V_p和漏区D_p接地。编程晶体管P_w的体V_nw是可选的；其可以接地或可以保持在抑制电压V_N。对于NVM阵列中没有被选中用于编程的所有单元，将抑制电压V_N施加到V_r、V_e和D_r电极，而且还施加到V_p、D_p和V_nw电极。接着，在编程时间T_prog期间，该单元的控制晶体管P_c的控制栅极电压V_c从0V扫描到最大编程电压V_cmax。接着，控制栅极电压V_c从最大编程电压V_cmax斜降到0V。接着，该单元的所有电极和抑制电压V_N返回地。

在专利’606中公开的全PMOS 4晶体管NVM单元编程技术提供了低电流消耗以及简单编程顺序的优势，低电流消耗允许同时对大量单元进行编程而不需要大电流功率源。然而，4晶体管全PMOS NVM单元占用相对大的面积。因此，高度期望如下NVM单元可用，其面积减少但保持低编程电流的好处。

发明内容

本发明的实施例提供4晶体管非易失性存储器（NVM）单元，其具有包括PMOS编程晶体管、NMOS控制晶体管、PMOS擦除晶体管和NMOS读晶体管的PMOS-NMOS-PMOS-NMOS结构，其中，PMOS编程晶体管具有源区电极、漏区电极和体区电极以及连接到数据存储节点的栅极，NMOS控制晶体管具有公共连接以接收控制电压的源区电极、漏区电极和体区电极以及连接到数据存储节点的栅极，PMOS擦除晶体管具有公共连接以接收擦除电压的源区电极、漏区电极和体区电极以及连接到数据存储节点的栅极，以及NMOS读晶体管具有源区电极、漏区电极和体区电极以及连接到数据存储节点的栅极。

在考虑了本发明的以下详细描述和附图之后，会更加全面地理解和明白本发明的各个方面的特征和优势，这些描述和附图阐述了利用本发明的概念的说明性实施例。

附图说明

图1是示出全PMOS 4晶体管NVM单元原理图。

图2是示出根据本发明概念的PMOS-NMOS-PMOS-NMOS 4晶体管NVM单元的实施例的原理图。

图3是示出图1的全PMOS 4晶体管NVM单元布局的横截面视图。

图4是示出图2的PMOS-NMOS-PMOS-NMOS 4晶体管NVM单元布局的实施例的横截面视图。

图5是示出图2的PMOS-NMOS-PMOS-NMOS 4晶体管NVM单元布局的替换实施例的横截面视图。

图6是示出NVM单元阵列行中的多个NVM单元200的框图。

具体实施方式