[发明专利]半导体发光元件制造方法

说明书

技术领域

本发明涉及用于制造在相同侧面上具有由透明导电膜制成的p型电极和n型电极的半导体发光器件，并且具体涉及第III族氮化物半导体发光器件。

背景技术

例如，在常规第III族氮化物半导体发光器件中，甚至当p型层经受用于减小电阻率的处理时，p型层的电阻率仍然比n型层的电阻率高。因此，仅电极的正下方发光，原因是在p型层内的平面上电流基本上不沿着横向方向扩散。因此，电极层必须形成在p型层的上表面上的宽范围内是必要的。此外，因为使用绝缘材料例如蓝宝石作为衬底，因此在器件的上表面上形成用于作为下层的n型层的电极是必要的。为了实现上述，需要通过蚀刻来移除存在于n型层上方的p型层、发光层等，以露出为n型电极形成部分的n型层的部分，从而在露出的n型层的上表面上形成电极，并在p型层的上表面上形成透明电极。

如上所述，需要n型层的曝光过程、在n型层上的n型电极的形成过程、在p型层上的透明电极的形成过程、多个光刻过程以及蚀刻过程。由于在n型层的曝光处理之后在p型层上形成透明电极，因此，难以形成具有形成在p型层的整个顶表面上的窗口的、精确定位在露出的n型层与p型层之间的边界处的掩模。因此，透明电极不得不形成在p型层上的自上述边界(即，阶梯的边缘)向后大约几μm处。因此，存在其上没有形成透明电极的p型层的部分，即，存在对发光未作出贡献的部分，从而导致光发射效率降低。

为了解决该问题，在下列专利文献1和2中公开了可用的技术。在专利文献1的技术中，在p型层的整个顶表面上形成由金属制成的透明电极和SiO₂层之后，在SiO₂层的整个顶表面上施加光刻胶。通过光刻对SiO₂层的与用于露出n型层的部分对应的部分进行湿法蚀刻。使用剩余的光刻胶和SiO₂层作为掩模来对半导体层例如p型层进行干法蚀刻，以露出n型层的部分，并且通过湿法蚀刻移除SiO₂层。该过程可以提高光发射效率，这是因为透明电极形成为直到露出的n型层与p型层之间的边界处，并且可以减少处理的总数。然而，在露出n型层的过程中，导电原子例如金属附着到阶梯的侧壁上的pn结，因此降低了器件的可靠性。

另一方面，在专利文献2中公开的技术使用氧化铟锡(ITO)作为p型层上的透明电极。在该技术中，在p型层的整个顶表面上形成ITO透明电极之后，在ITO透明电极上施加光刻胶，并且通过光刻对ITO膜的与用于露出n型层的部分相对应的部分进行湿法蚀刻。使用剩余的光刻胶和ITO膜作为掩模来对半导体层例如p型层进行干法蚀刻，以露出n型层的部分。此外，在将电场施加至已蚀刻的阶梯的p型层的边缘时，会降低静电击穿电压。为了防止电场被施加至p型层边缘，ITO膜形成在自p型层边缘向后大约3μm的位置处。因此，当使用掩模对ITO膜进行湿法蚀刻时，ITO膜的从掩模边缘至自掩模边缘向后的位置被底切蚀刻。这使ITO膜的边缘位于自p型层的边缘向后的位置处，使得电场不被施加至阶梯的p型层边缘。

现有技术文献

专利文献

专利文献1：日本公开特许公报(特开)No.1998-173229

专利文献2：日本公开特许公报(特开)No.2005-19945

发明内容

本发明要解决的问题

在上述方法中，必须精确地控制湿法蚀刻的时间，以仅对在光刻胶边缘正下方的指定量的ITO膜进行底切蚀刻。当底切量少时，其导致静电击穿电压降低。当底切量大时，在其上没有形成ITO膜的p型层的区域会增加，这导致光发射效率降低。

此外，当使用ITO膜和在其上的光刻胶作为掩模、利用反应气体等离子体来对半导体层例如p型层进行干法蚀刻以露出n型层的部分时，构成ITO膜的导电金属原子例如In或Sn附着至pn结的侧壁，从而引起漏电流。

鉴于前述内容，本发明的一个目的在于简化制造过程，并提高具有透明导电膜作为电极的发光器件的光发射效率和可靠性。

用于解决问题的手段