[发明专利]用于制造碳化硅半导体器件的方法

说明书

技术领域

本发明涉及一种用于制造碳化硅半导体器件的方法。

背景技术

在制造半导体器件时，需要在半导体衬底上选择性地形成杂质区域的步骤。例如，当形成n沟道型MOSFET（金属氧化物半导体场效应晶体管）时，常常执行在n型半导体衬底的一部分中形成p型区域并且然后在p型区域的一部分中形成n+型区域的步骤以获得npn结构。换言之，形成在扩展方面彼此不同的双掺杂区域。

在使用硅衬底作为半导体衬底的情况下，能够借助于杂质的扩散来调整杂质区域的扩展。因此，已经广泛地使用利用这一点的双扩散方法。

同时，在使用碳化硅衬底作为半导体衬底的情况下，杂质的扩散系数小。这使得难以借助于杂质的扩散调整杂质区域的扩展。换言之，当其中注入有离子的区域经受活化退火时，该区域将形成为几乎没有电荷的杂质区域。因此，不能够使用双扩散方法。

鉴于上述，例如，在日本专利特开No.2008-147576（专利文献1）中公开了下述方法。具体地，首先，在碳化硅衬底上形成由钨制成的离子注入掩膜。然后，n型杂质的离子被注入到碳化硅衬底中。之后，离子注入掩膜的一部分被蚀刻以暴露碳化硅衬底的更大区域。然后，将p型杂质的离子注入到其中。根据该方法，能够通过自对准减少在扩展方面彼此不同的双杂质区域之间的位置关系的变化。这导致在半导体器件的特性方面的变化。

引用列表

专利文献

PTL 1：日本专利特开No.2008-147576

发明内容

技术问题

然而，在专利文献1中公开的方法中，使用内应力大的钨用于离子注入掩膜。因此，在由钨制成的离子注入掩膜与碳化硅衬底之间的内应力的差异可能引起碳化硅衬底的翘曲。特别地，考虑到由于近来的碳化硅衬底具有大面积，因此碳化硅衬底中的翘曲趋于是大的。

因此，在专利文献1中公开的方法中，难以在蚀刻由钨制成的离子注入掩膜的该部分以暴露碳化硅衬底的更大面积时均匀地控制蚀刻宽度。因此，不利地降低了杂质区域的扩展精度。

鉴于此，本发明的目的在于提供一种用于制造碳化硅半导体器件的方法以增加杂质区域的在扩展方面的精度。

解决问题的技术方案

本发明提供了一种用于制造碳化硅半导体器件的方法，包括下述步骤：制备碳化硅衬底；在碳化硅衬底上形成氧化硅膜；通过借助于采用第一气体的第一蚀刻移除氧化硅膜的一部分来形成氧化硅膜的第一掩膜图案，该第一气体包含CHF₃；借助于将第一离子离子注入到包括具有第一掩膜图案的氧化硅膜的碳化硅衬底中，来形成具有第一导电类型的第一杂质区域；通过借助于采用第二气体的第二蚀刻移除氧化硅膜的一部分来形成氧化硅膜的第二掩膜图案，该第二气体包含氧气和从由CF₄、C₂F₆、C₃F₈和SF₆组成的组中选择的至少一种氟化合物气体；以及借助于将第二离子离子注入到包括具有第二掩膜图案的氧化硅膜的碳化硅衬底中，来形成具有于第一导电类型不同的第二导电类型的第二杂质区域。

这里，在本发明中的用于制造碳化硅半导体器件的方法中，第二气体中的氧气的比率优选地为30体积%或更大。

此外，在本发明中的用于制造碳化硅半导体器件的方法中，第二蚀刻中的蚀刻选择性优选地不小于0.5并且不大于2。

此外，在本发明中的用于制造碳化硅半导体器件的方法中，形成氧化硅膜的步骤优选地包括下述步骤：在碳化硅衬底上形成蚀刻停止层；以及在蚀刻停止层上形成氧化硅膜。

此外，在本发明中的用于制造碳化硅半导体器件的方法中，蚀刻停止层优选地包含从由镍、铝和钛组成的组中选择的至少一种金属。

此外，在本发明中的用于制造碳化硅半导体器件的方法中，蚀刻停止层优选地由堆叠体构成，在该堆叠体中，从碳化硅衬底侧开始，依次堆叠由钛制成的第一层、由镍或铝制成的第二层以及由钛制成的第三层。

本发明的有利效果

本发明提供了一种用于制造碳化硅半导体器件的方法以实现提高杂质区域的在扩展方面的精度。

附图说明

图1是示出根据本实施例中的用于制造碳化硅半导体器件的方法制造的一个示例性碳化硅半导体器件的示意性横截面图。

图2是图示用于制造图1中所示的碳化硅半导体器件的示例性方法的制造步骤的一部分的示意性横截面图。