[实用新型]用于高压集成电路的金属绝缘栅场效应管结构无效

专利信息
申请号: 201120173756.8 申请日: 2011-05-27
公开(公告)号: CN202120920U 公开(公告)日: 2012-01-18
发明(设计)人: 孙伟锋;祝靖;韩佃香;钱钦松;陆生礼;时龙兴 申请(专利权)人: 东南大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/10;H01L29/423
代理公司: 南京天翼专利代理有限责任公司 32112 代理人: 汤志武
地址: 214135 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 高压 集成电路 金属 绝缘 场效应 结构
【说明书】:

技术领域

本实用新型涉及高压功率半导体器件领域中的高压半桥驱动电路,是关于一种可用于高压集成电路的金属绝缘栅场效应管结构及制备方法。 

背景技术

高压半桥驱动电路可以用于各种应用,例如电机驱动、荧光灯中的电子镇流器以及电源等。半桥电路的高侧直流电压源相对于低侧直流电压源浮动,因此需要用自举电路来导出高侧直流电压源。自举电路包括一个自举电容和一个自举二极管,但是由于自举电路所需的电容以及自举二极管的击穿电压和峰值电流容量太大以至于很难集成在半桥驱动芯片上,目前许多的半桥驱动电路中,自举电容和自举二极管由分立元件构成。 

美国专利US6507085和US7518209将自举二极管集成在驱动芯片上,它将自举二极管集成在驱动电路的隔离环外或者隔离环上,与以前分立的自举二极管相比,集成二极管降低了生产成本。然而,这种集成二极管导通时存在寄生三极管开启问题,产生很大的衬底漏电流,从而影响整个电路的稳定性,同时漏电流的产生也会影响到自举电容的充电速度,使得驱动电路的动态特性变差。 

美国专利US5502632用一种自举二极管仿真器代替自举二极管集成在驱动芯片中。自举二极管仿真器由一种特殊结构的LDMOS(即集成自举金属绝缘栅场效应管,以下简称集成自举MOSFET)和它外围的驱动电路组成,它们可以替代自举二极管使用。集成自举MOSFET做在高低盆的隔离带上,它的实现不需要额外的面积,只需要增加一个小面积的集成自举MOSFET的驱动电路即可。自举二极管仿真器抑制了寄生三极管开启,从而解决了衬底漏电流问题。然而专利US5502632只是介绍了自举二极管仿真器电路,对集成自举MOSFET的结构却无介绍,集成自举MOSFET是一种有特殊要求的LDMOS,以NLDMOS为例,正向导通时,源端接高电位,因此源端需要耐高压,而且背栅极需要单独偏置。 

实用新型内容

本实用新型提供一种用于高压集成电路的金属绝缘栅场效应管结构及其制备方法,该结构抑制了寄生三极管开启,大大减小了衬底漏电流,从而提高了自举电容的充电速度,改善了驱动电路的动态特性,减小了集成面积。 

本实用新型采用如下技术方案: 

一种用于高压集成电路的金属绝缘栅场效应管结构,包括:P型衬底,在P型衬底的左上表面设置有P型埋层和深N型阱区,在P型衬底、深N型阱区和P型埋层的上表面设置有P型外延层,在P型埋层上设有P型隔离阱区,在深N型阱区上设有高压N型阱区且高压N型阱区延伸并进入P型衬底的上方区域,在高压N型阱区内设有漏端N型缓冲区,在P型隔离阱区与高压N型阱区之间设有N型隔离阱区及P型背栅区,并且,N型隔离阱区的一个边界与P型隔离阱区相接触,P型背栅区的一个边界与高压N型阱区相接触,N型隔离阱区的另一个边界与P型背栅区的另一个边界相接触,在P型隔离阱区内设置有P型隔离接触区,在P型背栅区内设有P型背栅接触区及N型源区,在漏端N型缓冲区内设有N型漏区,在P型背栅区与高压N型阱区的公共边界上设有栅氧化层,在P型隔离阱区、N型隔离阱区、P型背栅区及高压N型阱区上方的P型隔离接触区、P型背栅接触区、N型源区、栅氧化层及N型漏区上方以外的区域设有场氧化层,在栅氧化层上设有多晶硅栅且多晶硅栅延伸至高压N型阱区上方的场氧化层上方,在场氧化层及多晶硅栅上设有介质隔离氧化层,在P型隔离接触区和N型漏区上分别连接有P型隔离区金属连线和漏极金属连线,其特征在于,在P型背栅区的下方设有N型埋层,所述N型埋层的两端分别向外延伸并分别与N型隔离阱区、高压N型阱区连接,在P型背栅接触区与N型源区之间设有第一源端N型缓冲层,在第一源端N型缓冲层上方设有第一薄场氧化层,在N型源区与栅氧化层之间设有第二源端N型缓冲层,在第二源端N型缓冲层上方设有第二薄场氧化层,在P型背栅接触区和N型源区分别连接有P型背栅极金属连线和源极金属连线。 

与现有技术相比,本实用新型具有如下优点: 

(1)传统的集成自举二极管结构中,二极管正向导通时寄生三极管阳极/N型外延/P型衬底导通,产生衬底漏电流,衬底漏电流严重影响整个 驱动电路的稳定性(参考图1),而本实用新型中集成自举MOSFET的源极与背栅极分开,将背栅极单独偏置,使得背栅极/N型埋层反偏,从而抑制了寄生三极管背栅极/N型埋层/P型衬底的导通,抑制了衬底漏电的产生,提高了自举电容的充电速度,从而改善了驱动电路的动态特性(参考图4和图6)。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120173756.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top