[发明专利]半导体装置

说明书

技术领域

本发明涉及内藏电位不同的多个区域的半导体装置。

背景技术

以往，例如日本特开2000-243978号公报所示，已知有具备以高耐压化为目的的结构的半导体装置。具体地说，该公报涉及提供在高温偏压可靠性(high temperature bias reliability)上不发生pn结耐压劣化的高可靠性的高耐压半导体装置。该公报涉及的结构具备在n型半导体基板上形成的p型扩散区域和n型扩散区域、配置于它们之间的氧化膜上的第1层平板电极、以及隔着层间绝缘膜配置的第2层平板电极。通过在pn结的正上方配置电容耦合的这些平板电极，谋求改善pn结的耐压。

专利文献1：日本特开2000-243978号公报

专利文献2：日本特开平6-216231号公报

而本发明的发明者对IC(集成电路)等半导体装置中内藏电位不同的多个区域的结构，以提高耐压为目的进行锐意研究，得到如下的见解。

图10是为了说明本申请的发明想要解决的问题而表示的半导体装置的剖面侧视图。图10中图示的半导体装置具备基板1、绝缘层20、电位不同的多个区域3。基板1是具备半导体材料层10和为SiO₂绝缘膜的绝缘层20的所谓SOI(Silicon On Insulator：绝缘层上的硅)晶片。区域3是该SOI晶片上的相互绝缘分离的岛状区域。在以下的说明中，为了区别多个区域3，通过使用添加的字母k，标以“3(0)、3(1)、...3(k)、3(k+1)、...3(n)、3(n+1)”的符号。

取不同电位的区域3(0)～3(n+1)以沟道分离相互绝缘分离。而且，在纸面中央，设置为浮动状态的几乎相同形状的n个浮动区域3(即，区域3(1)～3(n)，以下为说明方便，也记为3(k))。如图所示，区域3(0)置为0(V)的电位，在区域3(n+1)施加V_n+1(V)的电压。而且如图示，分别设置区域3(1)为电位V₁，区域3(n)为电位Vn，根据与此相同的规则，例如将区域3(k)作为置为电位V_k的区域。利用图10的结构，以区域3(k)与区域3(k+1)之间的电容分割保持区域3(0)和区域3(n+1)之间的电位差，以使其在整体上能够耐受高电压。

但是，本申请的发明人在利用上述方式的电容分割提高耐压的方法中，发现存在以下所述的问题。

图11是表示图10的结构的等效电路的电路图。将区域3(k)与基板间的电容记为a_k，区域3(k)与区域3(k+1)间的电容记为b_k时，成立下述关系式，即

b₁(V₂-V₁)＝b_oV₁+a₁V₁

b_k(V_k+1-V_k)＝b_k-1(V_k-V_k-1)+a_kV_k  ...(1)

bk(Vk+1-Vk)=b0V1+Σj=1kajVj---(2)]]>