[发明专利]一种制备沟槽半导体功率分立器件的方法有效
申请号: | 201110458250.6 | 申请日: | 2011-12-29 |
公开(公告)号: | CN103187291A | 公开(公告)日: | 2013-07-03 |
发明(设计)人: | 苏冠创 | 申请(专利权)人: | 立新半导体有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 广州新诺专利商标事务所有限公司 44100 | 代理人: | 华辉 |
地址: | 马埃维多利*** | 国省代码: | 澳大利亚;AU |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 制备 沟槽 半导体 功率 分立 器件 方法 | ||
技术领域
本发明涉及半导体功率分立器件技术领域,具体的说,涉及一种制备沟槽半导体功率分立器件的方法。
背景技术
目前,功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)已广泛应用于各类电子、通讯产品中,同时,其在工业上也有多种应用。
功率MOSFET所代表的功率半导体器件,由于导通电阻低且可高速开关,所以其可有效地控制高频大电流。同时,功率MOSFET作为小型功率转换元件正被广泛地利用在例如功率放大器、功率转换器、低噪音放大器以及一些个人计算机的电源部分开关、电源电路,其特点是低功耗、速度快。
沟槽型功率MOSFET,因其具有结构上的高效以及导通电阻特性低的优点,其作为电源控制用电子器件被广泛应用。
在现有的沟槽型功率MOSFET的设计和制造领域中,MOSFET的基区和源区是各自都需要基区掩模和源区掩模步骤引入的,而有些之前提出的,如公开了的美国专利文献US07799642,US20090085074,US20110233666,US20110233667等,试图省略基区或源区掩模步骤的制造方法,其步骤较为复杂,不易生成,而且制造出的半导体器件的终端(termination)结构不好,以至器件的击穿电压和可靠性也相对较差。
发明内容
本发明克服了现有技术中的缺点,提供了一种制备沟槽半导体功率分立器件的方法,其较之前的沟槽型功率分立器件制造方法步骤少,省略了基区或源区掩模步骤,降低了沟槽型功率分立器件的制造成本,进而提高了半导体器件的性能价格比,而且不影响沟槽型功率分立器件的电气性能,质量和可靠性。
本发明可用于制备12V至1200V的沟槽半导体功率分立器件。
为了解决上述技术问题,本发明是通过以下技术方案实现的:
一种制备沟槽半导体功率分立器件的方法,包括以下步骤:
(1)利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区,再在外延层上进行侵蚀而形成多个栅极沟槽;并向沟槽顶部的侧壁注入N型掺杂剂,形成N型源;
(2)在外延层表面沉积层间介质,再利用接触孔掩模,对层间介质和外延层表面进行侵蚀形成接触沟槽,并对接触沟槽进行金属插塞填充;
(3)在器件的上表面沉积金属层,利用金属掩模进行金属侵蚀,形成金属垫层和连线。
进一步,所述步骤(1)包括以下步骤:
a、在外延层的上面形成氧化层,在氧化层上积淀光刻涂层,再通过沟槽掩模暴露出部分氧化层,对暴露出的部分氧化层进行干蚀,直至暴露出外延层,形成在氧化层上的多个沟槽掩模开孔,沟槽掩模开孔不是全都一样大小,其中的宽度范围是0.2um至2.0um,然后清除掉光刻涂层;
b、在表面注入P型掺杂剂,有氧化层覆盖的部分没有被注入,没有氧化层覆盖的部分,P型掺杂剂会注入到外延层表面上,并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层内形成P型基区;
c、通过刻蚀形成沟槽,该沟槽穿过P型基区延伸至外延层,对沟槽进行牺牲性氧化,然后清除掉所有氧化层;
d、在沟槽暴露着的侧壁和底部,以及外延层的上表面形成栅极氧化层,再在沟槽中沉积N型高掺杂剂的多晶硅,以填充沟槽并覆盖顶面;
e、对在外延层表面上的多晶硅层进行化学机械抛光或腐蚀,把从最表面至沟槽内顶部处外延层表面以下一段深度的多晶硅都清除掉,深度为外延层表面以下0.3um至0.8um;
f、向沟槽顶部的侧壁注入N型掺杂剂,并通过二次高温扩散作业将N型掺杂剂推进扩散到P型基区中,在沟槽顶部侧壁的外延层上形成N型源区。
进一步,其特征在于,所述一次高温扩散作业温度为950至1200℃,时间为10分钟至1000分钟,所述二次高温扩散作业温度为950至1200℃,时间为10分钟至100分钟。
进一步,所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤:在步骤c中,在刻蚀沟槽前,先沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上,这步骤的好处是使有些沟槽掩模的开孔有被P型掺杂剂注入但没有N型掺杂剂注入,也没有被开出沟槽,器件的终端结构更好,因而器件的击穿电压更高和更稳定,然后对氧化层进行干蚀,清除开孔里的氧化层,暴露出开孔里的外延层;之后刻蚀沟槽。
进一步,所述步骤(2)包括以下步骤:
a、在最顶层表面沉积层间介质;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于立新半导体有限公司,未经立新半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110458250.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造