[发明专利]导线架封装结构

说明书

技术领域

本发明涉及一种导线架封装结构，尤其涉及一种具低电磁及低串音干扰的导线架封装结构。

背景技术

集成电路(integrated circuit，IC)封装可依据芯片的承载材料，分成导线架封装(lead frame package)、硬式塑料载板封装(laminate substratepackage)、软性载板封装(tape package)，以及陶瓷基板封装(ceramic package)。其中，导线架封装具备低成本及低速信号传输要求等特征(即不适用在高速信号传输接口，如DDR3-1333Mbps，HDMI或USB3)。

请参考图1、图2及图3，图1为现有导线架封装结构10的外观示意图、图2为现有导线架封装结构10的俯视图，以及图3为现有导线架封装结构10的构造图。如图1、2所示，导线架封装结构10包含多个导线架100及芯片11。导线架100包含有外引脚102、内引脚104及导线部106。其中，外引脚102电性连接印刷电路板(未示在图中)、内引脚104通过焊线接合方式(如图2所示的金线103)电性连接芯片11，以及导线部106连接在内引脚102与外引脚104之间。如图3所示，导线架封装结构10还包含有用来承载芯片11的承载座12，以及用来包覆导线架100与芯片11的封装胶体(molding)13。

由上述可知，导线架封装结构10非多层板架构(multi-layer)，因此未具有像印刷电路板上的参考接地面(reference ground plane)设计，因而具有阻抗控制困难、串音干扰(crosstalk)问题，以及配电网络(power distributionnetwork，PDN)的高循环电感值(loop inductance)等缺失。为解决上述缺失，在现有技术中，导线架封装结构10在每一个导线架100之间设有一接地线，但此方式会减少导线架100的设置数量，因而造成信号输出(pin out)的数量减少。

发明内容

因此，本发明的主要目的在于提供一种导线架结构，藉以解决上述问题。

本发明公开一种导线架封装结构，该导线架封装结构包含有：至少一承载座，用来承载一芯片；以及至少一导线架，包含电性连接一印刷电路板的一第一端、电性连接该芯片的一第二端，以及连接该第一端与该第二端的一导线部；其中，该导线部的高度低于该第一端与该第二端的高度。

附图说明

图1为现有一导线架封装结构的外观图。

图2为现有一导线架封装结构的俯视图。

图3为现有一导线架封装结构的构造图。

图4为本发明实施例一导线架封装结构的示意图。

图5为本发明实施例一导线架封装结构设置在印刷电路板的示意图。

图6为本发明实施例一信号输入损失的示意图。

图7为本发明实施例一信号反射损失的示意图。

图8为本发明实施例一远程串音干扰的示意图。

图9为本发明实施例一近端串音干扰的示意图。

其中，附图标记说明如下：

10、40                            导线架封装结构

100、400                          导线架

11、41                                        芯片

12、42                                        承载座

13、43                                        封装胶体

102、402                                      外引脚

104、404                                      内引脚

106、406                                      导线部

103、403                                      金线

50                                            接地面

Port 1                                        第一端