[发明专利]多芯片封装及其操作方法

说明书

相关申请的交叉引用

本发明要求2010年12月3日提交的韩国专利申请No.10-2010-0122904的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种多芯片封装，更具体而言，涉及一种能够减小峰值电流的多芯片封装。

背景技术

为了提高存储芯片的集成度和性能，正在研发层叠式存储芯片。也就是，层叠2个、4个或8个存储芯片，从而相比于单存储芯片提高集成度。

通常，在具有多个存储芯片的多芯片封装中，存储芯片共用提供给所述封装的专用电源。

如果所述多个存储芯片同时执行消耗电流大的操作、诸如位线预充电操作，则峰值电流大，这是因为电流在时间上相互重叠。

为了解决这种问题，可以将电流消耗时间段延长，以降低峰值电流。然而在此情况下，无论电压下降如何，都会增加执行编程操作所要花费的时间和执行读取操作所要费花的时间。

发明内容

根据本发明的示例性实施例，在消耗电流量大的操作之前基于电源电压来检测大量电流流动的情况，并且基于检测到的电源电压来停止操作。因此，可以降低整个多芯片封装的峰值电流。

根据本发明一个方面的多芯片封装包括：电压发生电路，所述电压发生电路被配置为产生电源电压；以及多个存储芯片，所述多个存储芯片与所述电压发生电路耦接为所述存储芯片的每个接收所述电源电压，其中，所述存储芯片的每个被配置为在所述电源电压低于目标电压时推迟操作，而在所述电源电压达到所述目标电压时执行操作。

根据本发明另一个方面的多芯片封装包括：电压发生电路，所述电压发生电路被配置为产生电源电压；电压检测电路，所述电压检测电路被配置为将所述电源电压与目标电压进行比较，并且如果比较的结果是所述电源电压低于所述目标电压，则输出感测信号；以及多个存储芯片，所述多个存储芯片被配置为所述多个存储芯片的每个接收所述电源电压并在接收到所述感测信号时维持待机模式。

根据本发明又一个方面的多芯片封装包括：电压发生电路，所述电压发生电路被配置为产生电源电压；多个存储芯片组，所述多个存储芯片组的每个都包括由所述电源电压操作的存储芯片；以及电压检测电路，所述电压检测电路分别对应于所述多个存储芯片组，其中，所述电压检测电路的每个被配置为将所述电源电压与目标电压进行比较，并在比较结果为所述电源电压低于所述目标电压时向所述存储芯片组的存储芯片输出感测信号。所述存储芯片组的存储芯片每个可以在接收到所述感测信号时维持待机模式。

根据本发明一个方面的多芯片封装的操作方法包括以下步骤：向多个存储芯片提供电源电压；在所述多个存储芯片中的存储芯片执行操作之前检查所述电源电压；如果检查的结果是所述电源电压低于目标电压，则使所述存储芯片保持备用模式；以及如果检查的结果是所述电源电压达到所述目标电压，则允许所述存储芯片执行操作。

附图说明

图1是说明根据本发明的第一实施例的多芯片封装的框图；

图2是说明在图1的多芯片封装中电源电压由于电流重叠而下降的图；

图3是根据本发明的第一实施例的多芯片封装所包括的存储芯片的详细框图；

图4是说明通过将电源电压与目标电压进行比较而产生的感测信号的图；

图5是说明根据本发明一个实施例的多芯片封装的操作方法的流程图；

图6是说明根据本发明的第二实施例的多芯片封装的框图；

图7是说明根据本发明的第三实施例的多芯片封装的框图；

图8是说明在编程操作期间执行用在图5的多芯片封装的操作方法中的算法的框图；以及

图9是说明在高速缓存操作期间执行用在图5的多芯片封装的操作方法中的算法的框图。

具体实施方式

以下将结合附图描述本发明的一些示例性实施例。提供附图以使本领域普通技术人员理解本发明实施例的范围。

图1是说明根据本发明的第一实施例的多芯片封装的框图。

参见图1，根据本发明的所述实施例的多芯片封装包括电压发生电路110和多个存储芯片120<1>至120<n>到150<1>至150<n>。