[发明专利]多芯片封装及其操作方法

权利要求书

1.一种多芯片封装，包括：

电压发生电路，所述电压发生电路被配置为产生电源电压；以及

多个存储芯片，所述多个存储芯片与所述电压发生电路耦接为所述多个存储芯片的每个都接收所述电源电压，其中，所述存储芯片的每个被配置为在所述电源电压低于目标电压时推迟操作，而在所述电源电压达到所述目标电压时执行所述操作。

2.如权利要求1所述的多芯片封装，其中，所述存储芯片中的每个包括：

电压检测电路，所述电压检测电路被配置为检测所述电源电压，将检测到的所述电源电压与所述目标电压进行比较，并在比较结果为所述电源电压低于所述目标电压时产生感测信号；以及

控制电路，所述控制电路被配置为响应于所述感测信号而控制内部电路，使得所述内部电路维持待机模式。

3.如权利要求2所述的多芯片封装，其中，所述电压检测电路包括：

目标电压发生器，所述目标电压发生器被配置为产生所述目标电压；以及

比较器，所述比较器被配置为通过将所述电源电压与所述目标电压进行比较来产生所述感测信号。

4.如权利要求2所述的多芯片封装，其中，所述控制电路被配置为在所述存储芯片执行操作之前设置标识信号，并响应于所述标识信号来检查所述感测信号。

5.如权利要求2所述的多芯片封装，其中，

所述电压检测电路被配置为，如果所述比较结果是所述电源电压低于所述目标电压，则产生高电平的所述感测信号，而如果所述比较结果是所述电源电压达到所述目标电压，则产生低电平的所述感测信号。

6.如权利要求5所述的多芯片封装，其中，

所述控制电路被配置为控制所述内部电路使得所述内部电路在接收到高电平的所述感测信号时维持所述待机模式，而在接收到低电平的所述感测信号时执行操作。

7.如权利要求1所述的多芯片封装，其中，预先设置的操作包括位线预充电操作。

8.一种多芯片封装，包括：

电压发生电路，所述电压发生电路被配置为产生电源电压；

电压检测电路，所述电压检测电路被配置为将所述电源电压与目标电压进行比较，如果比较结果是所述电源电压低于所述目标电压则输出感测信号；以及

多个存储芯片，所述多个存储芯片被配置为每个都接收所述电源电压并在接收到所述感测信号时维持待机模式。

9.如权利要求8所述的多芯片封装，其中，所述电压检测电路包括：

目标电压发生器，所述目标电压发生器被配置为产生所述目标电压；以及

比较器，所述比较器被配置为通过将所述电源电压与所述目标电压进行比较来产生所述感测信号。

10.如权利要求8所述的多芯片封装，其中，

所述存储芯片中的每个包括控制电路，所述控制电路被配置为响应于所述感测信号而控制内部电路使得所述内部电路维持所述待机模式；以及

所述控制电路被配置为在所述存储芯片执行操作之前设置标识信号，并响应于所述标识信号来检查所述感测信号。

11.一种多芯片封装，包括：

电压发生电路，所述电压发生电路被配置为产生电源电压；

多个存储芯片组，所述多个存储芯片组的每个包括由所述电源电压操作的存储芯片；以及

电压检测电路，所述电压检测电路分别对应于所述多个存储芯片组，其中，所述电压检测电路的每个被配置为将所述电源电压与目标电压进行比较，并在比较结果为所述电源电压低于所述目标电压时向所述存储芯片组的存储芯片输出感测信号，

所述存储芯片组的存储芯片每个被配置为当接收到所述感测信号时维持待机模式。

12.如权利要求11所述的多芯片封装，其中，所述电压检测电路中的每个包括：

目标电压发生器，所述目标电压发生器被配置为产生所述目标电压；以及

比较器，所述比较器被配置为通过将所述电源电压与所述目标电压进行比较来产生所述感测信号。

13.如权利要求11所述的多芯片封装，其中，

所述存储芯片中的每个包括控制电路，所述控制电路被配置为响应于所述感测信号而控制内部电路使得所述内部电路维持所述待机模式，并且在所述存储芯片执行操作之前设置标识信号并响应于所述标识信号来检查所述感测信号。