[发明专利]半导体组件堆栈结构测试方法无效
| 申请号: | 201110372934.4 | 申请日: | 2011-11-08 |
| 公开(公告)号: | CN102956520A | 公开(公告)日: | 2013-03-06 |
| 发明(设计)人: | 易继铭;刘安鸿;黄祥铭;李宜璋 | 申请(专利权)人: | 南茂科技股份有限公司 |
| 主分类号: | H01L21/66 | 分类号: | H01L21/66 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈亮 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 组件 堆栈 结构 测试 方法 | ||
技术领域
本发明有关于一种半导体组件堆栈结构测试方法,尤其是指一种用于直通硅穿孔(TSV)式半导体组件堆栈结构的测试方法。
背景技术
现代科技产品中半导体组件的应用相当广泛,尤其是通讯、计算机、网络相关等电子设备中,半导体组件(例如:芯片或晶圆)的存在是不可或缺的,而随着市场对这些电子产品的需求日益增加,如何快速、有效率的改良半导体组件生产工艺并提供足够供应市场需求的芯片是半导体厂商努力的目标。在半导体组件生产工艺中,为了确保所生产的半导体组件能正常使用,并进一步淘汰有问题的不良半导体组件,所以会在工艺中对半导体组件进行检测的动作,以确保半导体组件的良率。
而现在一般半导体组件堆栈结构的生产工艺中,半导体组件在进行堆栈加工之前,会先测试各个半导体组件,确认所测试半导体组件的功能无误后,再加以堆栈加工,待所有半导体组件堆栈完毕后,再针对最终的堆栈结构进行测试,此检测方法虽能确保半导体组件在堆栈前状态无虞,然而由于现在半导体组件体积日趋缩小,因此半导体组件在堆栈加工的过程中,很可能因堆栈位置有误或其它种种原因,而造成堆栈后的半导体组件无法正常使用。同时,若是堆栈过程中有一片半导体组件与其它半导体组件在电性连结上有问题,则整个半导体组件堆栈结构功能就会受损,甚至可能完全无法使用,这种情形不但降低最终半导体组件封装结构的良率,更重要的是,虽然整个半导体组件堆栈结构功能无法正常执行,但仅是其中某一片半导体组件发生电性连接上的问题,而其它半导体组件在功能上还是好的,却必须将整个产品以低价出售甚至直接报废,而使得生产成本大幅增加。所以如何有效的确保半导体组件在逐一堆栈后还能正常使用,提升电子产品的良率以及减少正常半导体组件被归为废品的浪费,成为相关业界一直关注的议题。
有鉴于此,如何针对上述习知半导体组件堆栈结构生产工艺中测试所存在的缺点进行研发改良,让使用者能够更方便使用且制作成本降到最低,实为相关业界所需努力研发的目标。
发明内容
为了解决上述现有技术不尽理想之处,本发明提供了一种半导体组件堆栈结构测试方法。此种半导体组件堆栈结构测试方法包含下列步骤:
(a)提供测试底板与探针卡,测试底板包含多个测试接点,探针卡包含多个探针,测试底板与探针卡分别连接至测试装置,以供发送及接收测试讯号;
(b)提供基板,基板设置于测试底板上,且基板包含有多个第一接触点及第二接触点,多个第一接触点与多个第二接触点相应电性导通,多个第一接触点与测试底板的多个测试接点电性连接;
(c)提供多个半导体组件,各半导体组件具有多个第一电性接点及多个第二电性接点,且多个第一电性接点与多个第二电性接点为对应电性导通,自多个半导体组件中取出一个半导体组件,将半导体组件固接于基板上,使半导体组件的多个第一电性接点与基板的多个第二接触点电性连接;
(d)继续自多个半导体组件中取出另一个半导体组件,固接于前一个半导体组件上,并使后取出的半导体组件的多个第一电性接点与前一个半导体组件的第二电性接点电性连接;
(e)将探针卡的多个探针接触后取出的半导体组件的多个第二电性接点,藉以对后取出的半导体组件进行电性测试;以及
(f)重复前两个步骤,直至多个半导体组件全部测试完毕。
所述的半导体组件堆栈结构测试方法,进一步包含在步骤(b)之后,将探针卡的多个探针接触基板的多个第二接触点,藉以对基板进行电性测试。
所述的半导体组件堆栈结构测试方法,进一步包含在步骤(d)之前,将探针卡的多个探针接触基板上的半导体组件的多个第二电性接点,藉以对半导体组件进行电性测试。
所述的半导体组件堆栈结构测试方法,其中各半导体组件的多个第一电性接点与多个第二电性接点是藉由直通硅穿孔电极(TSV,Through-Silicon Via)对应连接导通。
所述的半导体组件堆栈结构测试方法,其中测试底板的多个测试接点为全部导通。
所述的半导体组件堆栈结构测试方法,其中测试底板的电位为零参考电位。
所述的半导体组件堆栈结构测试方法,其中测试底板的多个测试接点为各自电性独立。
本发明再提供了一种半导体组件堆栈结构测试方法。此种半导体组件堆栈结构测试方法包含下列步骤:
(a)提供测试底板与探针卡,测试底板包含多个测试接点,探针卡包含多个探针,测试底板与探针卡分别连接至测试装置,以供发送及接收测试讯号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司,未经南茂科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110372934.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





