[发明专利]具有电阻可变元件的非易失性存储器件、相关系统及方法

说明书

技术领域

本发明构思本发明构思的实施方式涉及具有多个竖直堆叠的存储单元的半导体器件及其制造方法。

背景技术

为了减小非易失性存储器件的尺寸并改善性能，正在研究在基板上竖直堆叠多个存储单元的各种方法。

发明内容

本发明构思的实施方式可以提供能够减少电阻可变元件的退化并减少漏电流的非易失性存储器件。

本发明构思的实施方式还可以提供电子系统，该电子系统采用能够减少电阻可变元件的退化并减少漏电流的非易失性存储器件。

本发明构思的实施方式还可以提供制造非易失性存储器件的方法，该非易失性存储器件能够减少电阻可变元件的退化并减少漏电流。

本发明构思将不限于这里提到的实施方式，通过参考下面的描述，本领域技术人员将清楚地理解没有提到的其他实施方式。

根据本发明构思的一些方面，提供了一种非易失性存储器件。该器件可以包括形成在基板上的位线和隔离层。缓冲层可以提供在位线和隔离层上。多个绝缘层和多条字线交替地设置在缓冲层上。位柱穿过绝缘层、字线和缓冲层连接到位线，位柱具有包含第一浓度的杂质的第一硅层。多个存储单元设置在字线与位柱之间。每个存储单元包括与字线相邻设置的电阻可变元件和与位柱相邻设置的肖特基二极管。肖特基二极管包括第二半导体层和金属硅化物层，该第二半导体层包含低于第一浓度的第二浓度的杂质。

在一些实施方式中，金属硅化物层可以被限制在绝缘层之间。

在其他实施方式中，第二半导体层可以包括选择外延生长层。

在其他实施方式中，第二半导体层可以被限制在绝缘层之间。

在其他实施方式中，位柱可以包括设置在绝缘层之间的自对准凹陷区域。第二半导体层可以形成在凹陷区域中。第二半导体层可以从凹陷区域延伸以被限制在绝缘层之间。

在其他实施方式中，第二半导体层可以围绕第一硅层的侧壁。

在其他实施方式中，字线可以包括低温导电层，该低温导电层具有低于电阻可变元件的临界退化温度的沉积温度。字线可以包括Ru层和/或W层。

在其他实施方式中，电阻可变元件可以包括过渡金属氧化物(TMO)、相变材料层、固体电解质层和/或聚合物层。

在其他实施方式中，电阻可变元件可以在字线上方和下方延伸。

在其他实施方式中，位柱可以包括金属柱。第一硅层可以围绕金属柱的侧壁。

在其他实施方式中，每个存储单元可以包括设置在金属硅化物层与电阻可变元件之间的电极。电极可以包括具有与金属硅化物层中包含的金属元素相同的金属元素的金属氧化物层。

根据本发明构思的其他方面，可以提供一种非易失性存储器件。该器件可以包括交替地且重复地堆叠在基板上的多个绝缘层和多条字线。位柱可以垂直地穿过绝缘层和字线并可以具有包含N型或P型杂质的半导体层。多个存储单元设置在字线与位柱之间。每个存储单元包括形成在半导体层上的本征半导体层、形成在本征半导体层上的金属硅化物层、和设置在金属硅化物层与字线之间的电阻可变元件。

根据本发明构思的其他方面，可以提供一种非易失性存储器件。该器件可以包括形成在基板上的第一绝缘层。具有彼此面对的第一和第二侧壁的绝缘阻挡层设置在第一绝缘层上。提供与第一侧壁相邻并交替堆叠在第一绝缘层上的字线和绝缘层。位柱穿过绝缘阻挡层以垂直地划分绝缘阻挡层。存储单元设置在字线与位柱之间。每个存储单元包括金属硅化物层和电阻可变元件。

在其他实施方式中，每个存储单元可以包括在金属硅化物层与位柱之间的界面层。位柱可以包括包含第一浓度的杂质的第一半导体层。界面层可以包括包含低于第一浓度的第二浓度的杂质的第二半导体层。

根据本发明构思的其他方面，可以提供一种非易失性存储器件。该器件包括交替堆叠在基板上的多个绝缘层和多条字线。位柱垂直地穿过绝缘层和字线。多个存储单元设置在字线与位柱之间。每条字线包括包含第一浓度的杂质的第一半导体层。每个存储单元包括与位柱相邻设置的电阻可变元件和与字线相邻设置的肖特基二极管。肖特基二极管包括第二半导体层和金属硅化物层，第二半导体层包含低于第一浓度的第二浓度的杂质。

在其他实施方式中，字线可以包括多晶硅层。