[发明专利]半导体装置

说明书

本申请基于2010年11月8日提出的日本专利申请第2010-250178号和2011年7月22日提出的日本专利申请第2011-161130号并主张其优先权，这里引用其全部内容。

技术领域

本发明涉及半导体装置。

背景技术

已知有将在1个芯片内并联连接的多个绝缘门极双极性晶体管(Insulated Gate Bipolar Transistor：IGBT)中的一部分作为感应IGBT使用、检测IGBT(主IGBT)的电流的技术。感应IGBT的发射极经由感应电阻连接在与主IGBT共用的发射极端子上。通过测量感应电阻的电压下降，能够测量流过感应IGBT的电流(感应电流)。但是，存在开关时的感应电流与稳态动作时的感应IGBT和主IGBT的比率不同的问题。

发明内容

本发明提供一种抑制开关时的感应电流的变动的半导体装置。

根据技术方案，半导体装置具备：主元件，具有绝缘门极双极性晶体管构造；和感应元件，具有回授电容比上述主元件大的绝缘门极双极性晶体管构造。上述主元件连接在集电极端子与发射极端子之间。上述感应元件经由感应电阻相对于上述主元件并联连接在上述集电极端子与上述发射极端子之间。

根据本发明的技术方案，能够抑制半导体装置的开关时的感应电流的变动。

附图说明

图1是实施方式的半导体装置的等效电路图。

图2是实施方式的半导体装置的示意剖视图。

图3(a)及图3(b)是比较例的半导体装置的等效电路图。

图4是比较例的半导体装置的接通时的电流波形图。

图5(a)及图5(b)是实施方式的半导体装置的接通时的电流波形图。

图6(a)是另一实施方式的半导体装置的等效电路图，图6(b)是图6(a)的感应元件的接通时的电流波形图。

图7是表示第2感应元件的阈值电压相对于第1感应元件的阈值电压的相对值、与第1感应元件的密勒期间中的第2感应元件的电流的关系的图。

具体实施方式

图3(a)表示具有电流检测功能的比较例的半导体装置的等效电路图。

该半导体装置具备具有绝缘门极双极性晶体管(Insulated Gate Bipolar Transistor：IGBT)构造的主元件10、和具有与主元件10相同的绝缘门极双极性晶体管构造的感应元件30。主元件10连接在集电极端子C与发射极端子E之间。感应元件30经由感应电阻40相对于主元件10并联连接在集电极端子C与发射极端子E之间。

图3(b)是将主元件10和感应元件30分别模型化为纯电阻(単純抵抗)的等效电路图。将感应元件30的发射极与感应电阻40的连接节点用S表示。

如果设主元件10的集电极与发射极间电压为VCE、流到主元件10中的电流为Imain、主元件10的电阻为Rmain、感应元件30的集电极与节点S间电压为VCS、流到感应元件30及感应电阻40中的电流为Isence、感应元件30的电阻为Rsence、感应电阻40的电阻为Rs，则

Rsence＝VCS/Isence         …(1)

Rmain＝VCE/Imain           …(2)

VCE＝VCS+Rs×Isence        …(3)

成立。

根据这些式(1)～(3)，

Isence＝(Rmain/(Rsence+Rs))×Imain

＝(1/Sratio·(1+Rs/Rsence))×Imain        …(4)

这里，Sratio表示感应比(センス比)Rsence/Rmain。

设Sratio为一定，通过设备模拟求出Imain、VCE，计算Isence。使主元件10的面积为感应元件30的面积的例如6000倍。因而，感应比Sratio(＝Rsence/Rmain)设定为6000。

将该结果表示在图4中。横轴表示时间(μ秒)，左侧的纵轴表示电流(A)，右侧的纵轴表示电阻(Ω)。

在图4中，感应电流表示为对Isence乘以感应比Sratio的Sratio×Isence。

在A区间中，由于主元件10及感应元件30没有接通，所以为Rs＜＜Rsence，式(4)中的Rs/Rsence大致为0。

因而，为Isence＝(1/Sratio)×Imain，Isence大致由感应比决定。因而，Sratio×Isence与Imain一致。