[发明专利]集成电路装置及于该集成电路装置建立电导体的方法

说明书

技术领域

本发明是有关于一种高密度集成电路装置，且特别是有关于一种多层次三维叠层式集成电路装置及于该集成电路装置建立电导体的方法。

背景技术

在高密度存储器装置的制造中，一集成电路其每单位面积的数据量为一关键因素。于是当存储器装置的阈值尺寸已逼近刻蚀技述的限制时，存储器单元的多层叠层技术被提出，以达到更大的储存密度及更低的位成本。

随着所有多层次三维叠层式装置中不同元件的尺寸下降，由于各绝缘层的厚度降低，与崩溃电压及电流泄漏有关的问题开始出现。针对这些问题，举例而言，可增加位于一互连区域内通过不同接点层的电性绝缘环绕栓塞或其它电导体的厚度。然而这样的做法会减少栓塞的截面积，因而导致其电阻上升。又或者可以维持栓塞的截面积，但却会增加栓塞间的距离，并因此降低装置密度。类似的问题也出现在位于该互连区域内并通过部分或全数接点层的接地层间栓塞或其它层间栓塞。通过最小化层间栓塞的截面积，可达到有效的空间利用，但却必须做出限制层间栓塞及各接点层的导电层间接触面积的牺牲。而增加层间栓塞的截面积会导致装置密度的降低。

发明内容

本发明是有关于一种多层次三维叠层式集成电路装置及于该集成电路装置建立电导体的方法。

一实施例是有关一种集成电路装置，包括：由多个接点层所构成的一叠层，且每一接点层均包括一导电层及一绝缘层；环绕一电导体的一介电质衬，位于该叠层的通过部分叠层的一开口中，且电导体透过介电质衬与各接点层的导电层电性绝缘；以及导电层凹陷部，是该导电层相对于其相邻的绝缘层显得凹陷的部分。某些实施例中，还包括位于该叠层上的一电性绝缘层；以及通过电性绝缘层的一电导体外延部，该电导体外延部并与电导体电性接触。在某些实施例中，介电质衬包括一外延部，该介电质衬外延部延伸进入相邻的绝缘层间。在某些实施例中，该外延部通常为环形。

另一实施例是有关一种三维叠层式集成电路装置，包括：至少由第一接点层、第二接点层、第三接点层及第四接点层所构成的一叠层，其中每一接点层均包括一导电层及一绝缘层；第一电导体、第二电导体、第三电导体及第四电导体，位于通过部分该叠层的接触开口中，该第一、第二、第三及第四电导体分别延伸并电性接触至第一、第二、第三及第四接点层；一介电质衬，环绕第二、第三及第四电导体，以使第二电导体与第一接点层电性隔离，第三电导体与第一、第二接点层电性隔离，第四电导体与第一、第二及第三接点层电性隔离；以及导电层凹陷部，是导电层于邻接接触开口处相对于其相邻绝缘层显得凹陷的部分。部分介电质衬延伸至前述的相邻绝缘层间，以建立电性绝缘的介电质衬外延部，并提供加强对置的导电层及电导体间的电性绝缘。

又一实施例是有关在一集成电路装置建立电导体的一种方法，该集成电路装置包括由多个接点层构成的一叠层，其中每一接点层均包括一导电层及一绝缘层。该方法包括：形成通过部分该叠层的一接触开口，由此建立一暴露的导电层边缘及绝缘层边缘；于暴露的导电层边缘建立导电层的一凹陷部，以建立一凹陷的导电层边缘；于接触开口中形成一介电质衬，藉此覆盖该多个绝缘层边缘及该凹陷的导电层边缘，且形成介电质衬的电性绝缘材料于该凹陷部内沉积，介电质衬建立一加衬接触开口；使用一导电材料，于该加衬接触开口建立一电导体，凹陷部内的电性绝缘材料使该电导体与该凹陷的导电层边缘电性隔离，由此提供加强电导体及环绕该电导体的导电层间的电性绝缘；以及电性连接电导体及其下的导电层。在某些实施例中，形成介电质衬包括以电性绝缘材料至少实质填充该凹陷部。某些实施例更包括在介电质衬形成前，氧化该凹陷的导电层边缘。