[发明专利]晶体管、晶体管制作方法及包括该晶体管的半导体器件

说明书

技术领域

本发明涉及一种晶体管及其制作方法。更具体而言，本发明涉及一种CMOS晶体管及其制作方法。本发明还涉及一种包括该晶体管的半导体器件。

背景技术

晶体管是目前集成电路中的常用元件。CMOS（Complementary Metal-Oxide-Semiconductor）晶体管是由N沟道晶体管和P沟道晶体管形成的互补型MOS晶体管。

为了解决体硅CMOS晶体管中的短沟道效应，已经提出在未来VLSI技术中使用超薄SOI（Ultra thin Semiconductor on Insulator）。然而，超薄SOI晶片（blanket wafer）是昂贵的。

为了避免晶体管在工作时相互影响，需要对晶体管进行隔离。传统的隔离技术包括浅凹槽隔离（Shallow Trench Isolation, STI）、硅的局部氧化（Local Oxidation of Silicon, LOCOS）、侧墙掩蔽隔离（Sidewall Masked Isolation, SWAMI）等。然而，传统技术需要相当大的区域来隔离N沟道晶体管和P沟道晶体管以及分离晶体管的源极、漏极和栅极接触。这不可避免地增大了制作成本。

发明内容

本发明解决了现有技术中存在的以上问题。

根据本发明的一个方面，提供了一种晶体管制作方法，该方法可以包括：提供衬底，并且在该衬底上形成第一绝缘层；在该第一绝缘层上定义第一器件区；在该第一绝缘层上围绕该第一器件区形成侧墙隔离物；在该第一绝缘层上定义第二器件区，该第二器件区通过该侧墙隔离物与该第一器件区隔离；以及分别在该第一器件区和第二器件区中形成晶体管结构。在根据本发明的晶体管制作方法中，侧墙隔离物和第二器件区自对准形成，由此可以减小晶体管的面积。

在本发明的实施例中，在该第一绝缘层上定义第一器件区的步骤可以包括：在该第一绝缘层上顺序淀积第一半导体层和第一掩模层；以及图案化该第一半导体层和第一掩模层以定义该第一器件区。

在本发明的实施例中，图案化该第一半导体层和第一掩模层的步骤可以包括：应用光致抗蚀剂层于该第一掩模层上；通过光刻形成图案化的光致抗蚀剂层；以及以图案化的光致抗蚀剂层为掩模，蚀刻掉第一掩模层和第一半导体层的一部分，从而露出该第一绝缘层的表面。

在本发明的实施例中，在该第一绝缘层上定义第二器件区的步骤可以包括：淀积第二半导体层以覆盖该第一绝缘层的露出部分、该侧墙间隔物和该第一掩模层；淀积第二掩模层以填满该第一绝缘层的露出部分上的该第二半导体层上方的凹槽；抛光该第二掩模层和第二半导体层，以与该侧墙间隔物和第一掩模层的顶部齐平；以该第一掩模层和第二掩模层为掩模，移除该侧墙间隔物的侧面上的该第二半导体层；以及移除该第一掩模层和第二掩模层。

在本发明的实施例中，抛光该第二掩模层和第二半导体层的步骤可以包括：抛光第二掩模层以与第一器件区中的第二半导体层的顶部齐平；以及抛光该第二掩模层和第二半导体层以与该侧墙间隔物和第一掩模层的顶部齐平。

在本发明的实施例中，抛光可以包括化学机械抛光。

在本发明的实施例中，形成晶体管结构的步骤可以包括：在该第一半导体层和第二半导体层上形成栅极堆叠；以及在所述栅极堆叠之间自对准地形成源漏接触窗，其中该源漏接触窗低于该侧墙间隔物。

在本发明的实施例中，该方法还可以包括：在形成栅极堆叠之前，通过激光照射来退火该第一半导体层和第二半导体层。

在本发明的实施例中，形成栅极堆叠的步骤可以包括：在该第一半导体层和第二半导体层上形成栅极电介质。

在本发明的实施例中，该形成该栅极堆叠可以包括：在该第一半导体层和第二半导体层上形成高k电介质；以及在该高k电介质上形成金属栅极。

在本发明的实施例中，该方法还可以包括：在该栅极堆叠的侧壁形成栅极侧墙隔离物。

在本发明的实施例中，该方法还可以包括：在形成源漏接触窗之前，金属化该第一半导体层和第二半导体层的露出部分，以形成源漏接触区域。

在本发明的实施例中，该方法还可以包括：利用在该第一器件区和第二器件区中形成的晶体管结构，形成CMOS晶体管。

在本发明的实施例中，该第一半导体层可以包括N型多晶硅，且该第二半导体层包括P型多晶硅。

在本发明的实施例中，该第一绝缘层可以选自由下述材料组成的群组：氧化硅、氮化硅和氮氧化硅。