[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体器件的关键尺寸越来越小。然而，当沟道长度缩短到可与源极和漏极的耗尽层宽度之和相比拟时，沟道边缘（如源极、漏极和绝缘区边缘）所造成的扰动变得更显著，半导体器件的性能将偏离原有的长沟道特性。例如，在短沟道条件中，阈值电压（即栅极的开启电压）会随着漏极电压的增加而降低，从而对半导体器件的阈值电压控制以及漏电等特性造成不利影响。上述由于沟道长度缩短而发生的对半导体器件的特性的影响被称为短沟道效应（Short Channel Effect）。

此外，由于短沟道半导体器件中会存在较强的电场，使得载流子获得足够的能量转变为热载流子，热载流子可能穿过氧化物层注入到栅极，而形成栅电流，通常将其称之为热载流子注入（HCI）效应。热载流子注入效应将严重降低半导体器件的可靠性。

因此，本发明提出一种制造半导体器件的方法，以解决上述问题。

发明内容

本发明提出了一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有多晶硅层；b）对所述多晶硅层进行N型栅极预掺杂工艺；c）对所述多晶硅层进行刻蚀，以形成N型多晶硅栅；d）执行N型浅掺杂工艺，以在所述多晶硅栅两侧的所述半导体衬底中形成N型浅掺杂区；以及e）执行N型源/漏极掺杂工艺，以在所述多晶硅栅两侧的所述半导体衬底中形成N型源极和N型漏极，其中，在所述b）步骤的栅极预掺杂工艺、所述d）步骤的N型浅掺杂工艺和所述e）步骤的N型源/漏极掺杂工艺中的至少一个包括同时掺杂碳和氟。

优选地，通过等离子化CF₄和 C₂F₆中的至少一种来同时掺杂碳和氟。

优选地，所述N型栅极预掺杂工艺中氟的掺杂剂量为10¹³-10¹⁷个/平方厘米。

优选地，所述N型栅极预掺杂工艺中掺杂能量为1-100KeV。

优选地，所述N型浅掺杂工艺中氟的掺杂剂量为10¹³-10¹⁷个/平方厘米。

优选地，所述N型浅掺杂工艺中掺杂能量为1-50KeV。

优选地，所述N型源/漏极掺杂工艺中氟的掺杂剂量为10¹³-10¹⁷个/平方厘米。

优选地，所述N型源/漏极掺杂工艺中掺杂能量为1-100KeV。

优选地，所述d）步骤之前还包括执行预非晶化注入的步骤，其中，注入元素为锗。

优选地，所述d）步骤之后还包括N型浅掺杂工艺后的退火工艺。

优选地，所述e）步骤之前还包括执行预非晶化注入的步骤，其中，注入元素为锗。

优选地，所述e）步骤之后还包括N型源/漏极掺杂工艺后的退火工艺。

优选地，在半导体衬底和多晶硅层之间还形成有栅介电层。

优选地，所述半导体器件为NMOS。

本发明的方法通过栅极预掺杂工艺、N型浅掺杂工艺和N型源/漏极掺杂工艺的至少一个中同时掺杂碳和氟，氟可以在硅与氧化硅的界面处形成具有较高键能的Si-F键，因此可以有效地改善热载流子注入效应，进而改善半导体器件的可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为根据本发明的制作半导体器件的工艺流程图；

图2为根据本发明一个实施方式的制作半导体器件的工艺流程图；以及

图3为根据本发明另一个实施方式的制作半导体器件的工艺流程图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。