[发明专利]一种高密度集成电路封装结构、封装方法以及集成电路

说明书

技术领域

本发明涉及一种集成电路的封装结构及其形成方法，尤其涉及一种高密度集 成电路封装结构及其封装方法，以增加封装集成电路内的电路积集度、降低封 装成本以及提高集成电路封装的可靠度。

背景技术

集成电路是现代技术的核心，也是现代科学技术发展的基础，科学研究都必 须依赖以集成电路为核心的仪器设备；另外它还是人类现代文明的基础，从根 本上改变人们生活方式的现代文明，如物联网、互联网、电脑、电视、冰箱、 手机、IPAD、IPHONE、各种自动控制设备等等都依赖集成电路来实现其智能化 功能的。

集成电路的制造分设计、圆片制造、封装、测试几个主要部分，封装是其中 关键环节，建立在封装技术上的封装形式是为满足各种用途对集成电路的性能、 体积、可靠性、形状和成本的特殊要求而研制的。

集成电路封装：是指通过使用能够保证单晶材料完美晶格结构的研磨、切割 技术将集成电路圆片分离成符合要求的单一芯片，用导电胶或共晶等技术将芯 片固定到引线框基岛上，用微细连接技术(微米级)将芯片和外引线脚连接起 来，然后用高分子材料或陶瓷材料将芯片和引线等保护起来，并形成一定的形 状，成为可供用户使用的集成电路产品。

集成电路的封装类型可以概括为两大类：密封陶瓷封装以及塑料封装。密封 陶瓷封装是利用真空密封装置将芯片与环绕的包围物隔离的方式封装，典型的 密封陶瓷封装应用于高效能的封装等级。而塑料封装芯片则是利用环氧基树脂 将芯片封装，其难以完全与环境隔离，因此周边的空气可能穿过此封装，并在 工艺中会对芯片的质量产生不良的影响。今年来塑料封装技术在其应用和功效 上得到了显著的发展，且塑料封装的生产工艺能够进行自动化生产，从而有效 地降低了成本。

现在集成电路的封装形式主要有DIP、SOP、TSSOP、MSOP、QFP、PLCC、QFN、 DFN等。对于集成电路外引线数为8条的产品或者少于8条的产品，其封装形式 主要为DIP、SOP、TSSOP、MSOP、QFN、DFN等等。DIP8封装形式可应用于各种 印刷线路板、操作简单方便、整机企业应用成本低，但集成电路体积大、封装 用料多、封装效率低、封装成本高、频率特性一般、内阻较高，如图1所示；SOP8 封装形式集成电路体积小、封装用料少、封装效率高、封装成本低、频率特性 较好、内阻较低，但是，对印刷线路板要求较高，需要高速贴片机才能将集成 电路贴到印刷线路板上、整机企业应用成本高，封装和使用综合成本明显提高， 如图2所示。TSSOP8和MSOP8与SOP8相近，但是封装和使用成本都比SOP8较 高。QFN和DFN电性能和频率特性比SOP8更好、体积更小，但是封装成本和使 用成本高的较多，只适合对体积和性能有特殊要求的产品。

集成电路的封装形式对集成电路产品的性能、可靠性、成本具有重大作用。 随着芯片制造技术从微米向纳米级发展，单位面积芯片功能每18个月翻番的摩 尔定律在逐渐失效，未来功能强大的云计算、互联网中的物联网和移动网等等 必须依赖其核心技术集成电路的突破，集成电路的大容量、高速度、低功耗的 提高，在芯片制造上将变得越来越难，更大程度上需要封装形式及技术的突破。 原来集成电路芯片制造技术的特征尺寸是微米级，甚至更宽，所以芯片的面积 普遍较大，现有的DIP8就是根据当时的芯片制造技术设计的，为了容纳下较大 的芯片面积，所以DIP8的外形尺寸很大，不但消耗很多原材料、封装生产效率 低、集成电路焊接在印刷线路板上需要占用较大的面积、成本较高，并且用现 在的DIP8来封装当今的小尺寸芯片的产品，由于引线比较长，频率特性下降、 内阻明显增加、品质难以保证，生产难度加大。随着芯片制造技术从微米级向 亚微米，甚至纳米级(32纳米已经成熟，可以规模化生产)推进，芯片面积以 几何级数减小，同时，对芯片的功耗、频率特性等提出了更高的要求，现有的 DIP8封装形式已经不能满足实际的要求。

发明内容

为了适用芯片制造技术从微米级向亚微米，甚至纳米级的发展的需要，克服 现有技术中的封装结构在电路积集度、制造成本以及可靠度等方面的不足，本 发明提供了一种高密度集成电路封装结构及封装方法。

为了解决上述技术问题，本发明采用了以下技术方案：