[发明专利]半导体存储器

说明书

技术领域

本发明涉及具有多个存储单元的半导体存储器。

背景技术

当大致区分在处理数字信息的各种电子装置中使用的存储器时，能分类为硬盘驱动器、DVD、CD那样的需要物理上的动作的记录装置、和不需要物理上的动作的使用半导体存储器的记录装置。进而，根据记录保持方法，能将半导体存储器分为两种。具体地说，能分类为当切断电源时记录信息丢失的易失性半导体存储器、和即使切断电源而记录信息也被保存的非易失性存储器。

EPROM（Erasable Programmable Read Only Memory：可擦除可编程只读存储器）那样的非易失性存储器中，在一个存储单元中具有一个电荷累积部，将在该电荷累积部中累积有电荷的状态（未写入状态）设为“1”，将在该电荷累积部中累积有电荷、存储单元的阈值电压上升的状态（写入状态）设为“0”，由此保存记录信息。这样的存储单元例如具有n型MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管）构造，在MOSFET的栅极氧化膜中，埋入有与其他部分电绝缘的由多晶硅构成的浮置栅极（FG：Floating Gate，浮置栅极）。该浮置栅极相当于电荷累积部。对这样的存储单元的数据写入、读出、以及擦除例如通过以下那样的方法进行。

在对浮置栅极写入数据“0”的情况下，对漏极以及控制栅极施加正电压，使源极成为接地电压。由此，在沟道中从源极朝向漏极移动的电子在漏极附近获得高的动能，成为热电子，其一部分越过栅极氧化膜被注入到浮置栅极，该热电子被保持，写入数据“0”。

由于伴随着电荷注入，浮置栅极变为负电位，所以对于控制栅极在存储单元中的写入后的阈值电压高于写入前的阈值电压。因此，在进行读出的情况下，对控制栅极施加写入后的阈值电压和写入前的阈值电压的中间的电压，对漏极施加正电压，进而使源极成为接地电压，驱动存储单元。在进行写入的情况下，对控制栅极施加比存储单元的阈值电压低的电压，因此在存储单元中不会流过电流。另一方面，在未进行写入的情况下，对控制栅极施加比存储单元的阈值电压高的电压，因此在存储单元中流过电流。在像这样进行读出动作的情况下，通过判别在存储单元中流过或未流过电流，能读出被写入到存储单元中的数据。

在对浮置栅极进行记录了的数据的擦除的情况下，例如，向存储单元照射紫外线，使浮置栅极内的电子成为高能量状态。由此，电子越过栅极氧化膜向衬底以及栅极释放，因此在浮置栅极内不存在电子，变为数据被擦除的状态。

具有如下构造的EPROM例如在专利文献1中公开，即，将上述那样的存储单元呈矩阵状地排列，形成一个存储器阵列，在存储器阵列内的多个存储单元的每一个经由位线连接有放大器。

现有技术文献

专利文献

专利文献1：日本特开2008-47224号公报。

然而，在上述那样的EPROM等非易失性半导体存储器或者易失性半导体存储器中，位线彼此隔着绝缘体对置，因此在位线间产生了寄生电容。当产生这样的寄生电容时，能产生以下这样的问题。例如，当从具有多个的位线中选择一个时，该被选择的位线的电位变化，产生耦合，由此与该被选择的位线相邻的位线的电位也变化。在这样的位线的电位变化的状态下，当读出与电位变化了的位线连接的存储单元的数据时，起因于位线的电位，在存储单元中会流过电流，难以检测出仅对应于存储单元的状态（阈值电压）的电流。即，在上述那样的EPROM等非易失性半导体存储器或者易失性半导体存储器中，有时由于位线间的寄生电容导致不能正确地进行数据读出。

作为解决这样的问题的方法，可以考虑在相邻的位线之间新设置接地的布线或者被施加有预定的一定电压的布线，但当新设置这样的布线时，难以谋求非易失性半导体存储器或者易失性半导体存储器的小型化。特别是，在近年那样的小型化的非易失性半导体存储器以及易失性半导体存储器中，在位线间插入新的布线是极其困难的。

发明内容

本发明是鉴于如上情况而做出的，提供了一种通过降低位线间的寄生电容带来的影响，从而能进行高精度的数据的读出的半导体存储器。