[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求于2010年10月6日提交的韩国专利申请No.10-2010-0097241的优先权，其全部内容通过引用合并于此。

技术领域

本发明的实施例一般地涉及非易失性存储器件及其制造方法，并且更具体地涉及改善选择线的电阻和简化非易失性存储器件的制造工艺。

背景技术

诸如NAND快闪存储器之类的非易失性存储器件包括单元阵列区域中的多个串ST。下面参照图1更详细地描述串ST，图1是示出NAND快闪存储器件的存储器单元阵列的电路图。

参照图1，NAND快闪存储器件的存储器单元阵列包括多个串ST，其中每个串耦合在公共源极线CSL和漏极接触DCT之间，漏极接触DCT耦合到位线BL。每个串ST包括串联耦合在漏极选择晶体管DST和源极选择晶体管SST之间的多个存储器单元MC。

漏极选择晶体管DST将串ST耦合到位线BL，并且源极选择晶体管SST将串ST耦合到公共源极线CSL。漏极选择晶体管DST耦合到漏极选择线DSL，并且源极选择晶体管SST耦合到源极选择线SSL。此外，存储器单元MC分别耦合到布置在源极选择线SSL和漏极选择线DSL之间的各行字线WL。

通常，NAND快闪存储器件的串ST中的晶体管SST、DST和存储器单元MC的栅极通过层叠公共层并且然后对层叠层进行图案化来同时形成。图2是示出串的一部分以描述串ST中的栅极的形成的横截面图。

参照图2，通过在形成在半导体衬底11之上的栅极绝缘层13之上顺序地形成第一导电层15、电介质层17和第二导电层19并且然后对它们进行图案化而形成耦合到相应字线WL的存储器单元MC的栅极和耦合到源极选择线SSL的源极选择晶体管SST的栅极。尽管未示出，耦合到漏极选择线DSL的漏极选择晶体管DST的栅极使用与用于形成源极选择晶体管SST的栅极的相同工艺来形成。应容易明白的是，本公开中的“上”和“之上”的含义应以最广泛的方式解释，使得“上”不仅指“直接在...上”，而且包括在其间具有中间特征或层的情况的含义，并且“之上”不仅指“在......之上”的含义，而且还可以包括在其间不具有中间特征或层的情况的含义(即，直接在......上)。

在存储器单元MC的栅极中的每一个栅极中，第一导电层15用作浮置栅极，电子注入该浮置栅极或电子从该浮置栅极放出，以及第二导电层19用作控制栅极。因此，在存储器单元MC中，第一导电层15和第二导电层19与夹在其间的电介质层17电绝缘。

另一方面，在源极选择晶体管SST和漏极选择晶体管DST的情况下，第一导电层15和第二导电层19必须电耦合，因为源极选择晶体管SST和漏极选择晶体管DST的栅极不需要浮置栅极结构。因此，当形成源极选择晶体管SST或漏极选择晶体管DST时，通过在第二导电层19的层叠之前刻蚀电介质层17的区域，在电介质层17中形成接触孔H，通过该接触孔H露出第一导电层15。源极选择晶体管SST和漏极选择晶体管DST以此方式形成以与其中将形成源极选择线SSL和漏极选择线的区域对应。因而，在其中将形成源极选择线SSL和漏极选择线的区域中，在穿过其形成有接触孔H的电介质层17之上层叠的第二导电层19通过接触孔H与第一导电层15电耦合。

为了在电介质层17中形成接触孔H，需要形成接触孔H的附加掩膜工艺。一个掩膜工艺至少需要包括淀积工艺、清洁工艺、刻蚀工艺等6个工艺，因而，附加掩膜工艺导致更复杂的制造工艺，这是不期望的。

在形成串的栅极之后，将杂质离子注入到栅极之间的半导体衬底11中以形成结11a。在栅极的侧壁上形成间隔物21，并且利用第一层间电介质层23填充栅极之间的空间。接下来，在相邻源极选择线SSL之间形成公共源极线CSL并将其该公共源极线CSL耦合到结11a。此外，尽管在图2中未示出，但漏极接触插塞(也就是，漏极接触的一部分)耦合到漏极选择线之间的结。通过刻蚀第一层间电介质层23使得露出源极选择线SSL之间的结11a和漏极选择线DSL之间的结、然后利用导电材料填充已经从中去除第一层间电介质23的部分，可以形成公共源极线CSL和漏极接触插塞。

在如上所述形成公共源极线CSL和漏极接触插塞之后，形成多个辅助线29a。辅助线29a可以通过以下步骤形成：(1)在包括公共源极线CSL和漏极接触插塞的第一层间电介质层23上形成第二层间电介质层27，(2)刻蚀第二层间电介质层27的部分，以及(3)利用金属材料填充第二层间电介质27的去除部分。