[发明专利]止裂阻挡层及其制造方法

说明书

技术领域

本发明通常涉及半导体器件的制造，并且更具体地涉及通过分离半导体晶片来制造芯片以及具有止裂阻挡层（crack stop barrier）的半导体晶片。

背景技术

通常在单个半导体晶片上制造几十或几百个集成电路。半导体晶片包括集成电路位于其中的芯片或管芯以及分离各个芯片的切缝或划线。通过沿切缝锯开晶片来将各个芯片切成块（dice）。然后，通常分离地或在多芯片模块中封装各个芯片。

发明内容

根据本发明的实施例，公开了一种晶片。所述晶片包括多个芯片和多个切缝。所述多个切缝中的切缝将一个芯片与另一芯片分离。所述切缝包括止裂阻挡层。

根据本发明的一个实施例，公开了一种制造芯片的方法。所述方法包括：将芯片设计应用于晶片的芯片；以及将切缝设计应用于所述晶片的切缝。所述切缝设计包括止裂阻挡层。所述方法还包括：将所述晶片切成块以分离所述芯片。

以上相当宽泛地概述了本发明的实施例的特征和技术优势，使得可以更好地理解本发明的以下详细描述。在下文中将描述本发明的实施例的附加特征和优势，其形成了本发明的权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作用于修改或设计其他结构或工艺以实现本发明的相同目的的基础。本领域技术人员应当认识到，这种等效构造并不脱离如所附权利要求中限定的本发明的精神和范围。

附图说明

为了更完整地理解本发明及其优势，现在参照结合附图进行的以下描述，在附图中：

图1示出了晶片；

图2示出了传统切缝接合部（kerf junction）；

图3示出了切缝接合部的一个实施例的俯视图；

图4示出了切缝接合部的一个实施例的俯视图；

图5示出了切缝接合部的一个实施例的俯视图；

图6示出了切缝接合部的一个实施例的俯视图；

图7示出了切缝接合部的一个实施例的俯视图；以及

图8示出了止裂阻挡层的横截面视图。

具体实施方式

以下详细讨论当前优选实施例的形成和使用。然而，应当理解，本发明提供了可在许多种具体上下文中体现的许多适用的发明性概念。所讨论的具体实施例仅示意了形成和使用本发明的具体方式，而不限制本发明的范围。

将关于具体上下文（即，切缝中或半导体晶片上的止裂阻挡层）中的实施例来描述本发明。

图1示出了包括多个芯片或管芯200和多个切缝或划线300的晶片100。每个芯片200可以通过切缝或划线300而与其他芯片200分离。切缝300的交叉点可以形成切缝接合部400。

切缝300可以包括测试特征，诸如光学对准结构、工艺控制监控结构和/或可靠性控制监控结构。测试特征可以是具有比芯片长度短的结构的短特征或具有比芯片长度长的结构的长特征。长测试特征可以在一个切缝接合部400或多个切缝接合部400中延伸或延伸超过一个切缝接合部400或多个切缝接合部400。测试特征可以延伸超过若干个接合部400并且可以沿若干个芯片的长边或短边布置。

图2示出了传统晶片100的细节。示出了4个芯片210-213。芯片210-213由切缝310和311分离。切缝310和311形成切缝接合部410。每个芯片210-213可以包括相应芯片210-213内的内部区域214-217。内部区域214-217可以是集成电路区域。集成电路区域214-217被位于芯片210-213的外围区域218-221中的密封或止裂环围绕或包围。止裂环被假定为防止在通过锯开切缝来分离芯片210-213时裂缝或分层向芯片210-213的集成电路214-217传播。切缝接合部410可以是正方形或矩形。

图2示出了阴影区域510。阴影区域510示出了在分离芯片210-213时裂缝的传播。从图2可见，例如，外围区域218-221的止裂环可以防止裂缝沿着芯片210的长边225以及沿着芯片210的短边226向集成电路区域214-217传播或分层。然而，外围区域218-221的止裂环可能不能防止在芯片210的拐角227处裂缝的传播或分层。芯片210的拐角227可能更容易受到分层和裂缝的影响，这是由于拐角227比芯片210的长边225和/或短边226更多地暴露于分离力。在具体示例中，拐角227可以不仅从一个方向而且从两个方向暴露于分离力。