[发明专利]一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法

说明书

技术领域

本发明涉及一种集成电路制造方法，尤其涉及一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法。

背景技术

在半导体的逻辑电路或者存储器电路中，因电路设计要求，许多互补金属氧化物半导体(CMOS)选择采用多级工作电压。

如对于核心电路，工作电压一般采用低工作电压，如1.0V，1.2V，1.5V等，而对于外围电路，工作电压一般采用高工作电压，如1.8V，2.5V，3.3V等。对于核心电路中的CMOS，一般称为Core NMOS, Core PMOS，而对于外围电路中的CMOS，一般称为IO NMOS、IO PMOS。

针对Core和IO MOS器件，传统的器件制备方法是采用不同的栅极介质层厚度，而改变各个器件的阈值电压，从而改变其工作电压。如Core MOS器件一般采用较薄的栅极介质层厚度，其阈值电压较低，而IO MOS器件采用较厚的栅极介质层厚度，其阈值电压较高。 

因此，传统的逻辑电路或者存储器电路制备工艺，如图1（a）所示，在通常采用的双栅氧层（Dual Gate Oxide）工艺，其中，MOS晶体管A1中的栅极介质层a1的厚度小于MOS晶体管A2的栅极介质层a2的厚度，进而调整A1和A2的阈值电压，使得MOS器件实现双级工作电压。有时根据电路设计需求，有时晶体管甚至采用三栅氧层（Triple Gate Oxide）工艺，如图1（b）所示，MOS晶体管B1、B2和B3中的栅极介质层b1、b2和b3厚度各不相同，从而使得MOS晶体管B1、B2和B3阈值电压各不相同，从而实现双三级工作电压。

然而上述通过改变MOS晶体管的栅极介质层厚度，从而调节各个MOS晶体管的阈值电压，并最终实现半导体的多级工作电压的方法中。半导体的制备工艺复杂，包括多次栅极介质层的沉积、刻蚀等工艺，而且其难度大，还加赠了半导体的制备成本。

发明内容

本发明提供了一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法，本发明通过CMOS晶体管离子注入进行CMOS晶体管功函数调节，实现单一介质层厚度条件下形成不同的平带电压，从而实现单一介质层厚度下多级工作电压的CMOS结构，从而克服了现有多级工作电压CMOS需要多种栅极介质层厚度的工艺复杂性，制备高成本等缺陷。

在MOS器件实际运作过程中，其工作电压直接受到MOS器件功函数影响。以NMOS为例，由于NMOS晶体管中的栅氧化层与P型半导体层功函数不一致，当MIS（金属-绝缘体-半导体）系统平衡状态时，半导体层靠近介质层边缘的导带Ec和价带Ev会发生弯曲。当器件工作时，栅极所加电压的一部分用来平抑导带Ec和价带Ev的弯曲，这部分电压称为平带电压，在实际操作中，平台电压作为工作电压的一部分，平带电压的改变，直接改变了NMOS器件的工作电压，如图2所示。

而，又如图3所示，一个MOS器件的平带电压的大小，直接受该MOS器件的功函数qφ_m影响而改变，因而若是通过改变MOS器件的单一厚度的介质层的功函数，则可在单一介质层厚度条件下形成不同的平带电压，这样这种不同平带电压的MOS器件所需的工作电压也不同，从而实现单一介质层厚度下多级工作电压的CMOS结构。

本发明单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法，通过以下技术方案实现其目的：

一种单一厚度栅氧化层实现多级工作电压的CMOS器件，其中， 

所述CMOS器件包括多个N型和P型MOS晶体管，在所述的多个N型和P型MOS晶体管的栅极中，均包括一高介电层及位于所述高介电层上方的一层金属氧化物介电材料层，且所述的金属氧化物介电材料层厚度相同；

其中，各个所述的N型和P型MOS晶体管的金属氧化物介电材料层中，通过注入有不同量的改变其金属氧化物介电材料层功函数的离子，从而各个N型和P型MOS晶体管的栅极具有不同的功函数，从而实现单一介质层厚度下多级工作电压的CMOS结构；

且，至少存在两个P型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压，以及至少存在两个N型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压。

上述的CMOS器件，其中，各个所述的P型MOS晶体管的金属氧化物介电材料层中，通过注入不同量的减小P型MOS晶体管栅极功函数的离子，从而降低该P型MOS晶体管的栅极功函数，增大该P型MOS晶体管的工作电压的绝对值；