[发明专利]半导体存储器件及其操作方法

说明书

相关申请的交叉引用

本申请要求2010年9月1日提交的韩国专利申请号为10-2010-0085444的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及半导体存储器件，更具体而言涉及在半导体器件中保证阈值电压分布之间的充分的余量。

背景技术

通过将每个存储器单元配置为储存多于一个比特可以提高存储器件的数据储存容量。那么，就会存在四种或更多种的存储器单元阈值电压的分布。可能会存在在编程状态下的三种或更多种的存储器单元的阈值电压分布，以及在擦除状态下的存储器单元的阈值电压分布。必须在这些分布之间保证充分的余量，以便无错误地确定存储器单元的某些阈值电压属于哪种状态的分布。

关于保证这些分布之间的充足裕度的方法，存在将限定存储器单元的阈值电压的范围扩大的方法。对存储器件中的全局线供应许多操作电压。然后，操作电压经由模块开关中的传输晶体管而从全局线传送到存储器单元。模块开关将全局线和与存储器单元相连接并用于在存储器单元之间传输信号的全局线耦接。如果要将限定存储器单元的阈值电压的范围扩大，则必须提高存储器单元的操作电压。那么，必须提高用于将操作电压传送到存储器单元的模块开关中的传输晶体管的击穿电压。

另外，到操作电压被施加提供至存储器单元的时刻，提供给传输晶体管的操作电压被降低了传输晶体管的阈值电压。为此，作为存储器单元操作电压而实际提供给传输晶体管的电压必须高于存储器单元所需的操作电压的电压电平。然而，提高传输晶体管的击穿电压难以做到且容易产生许多副作用，诸如因使用高操作电压而产生的干扰。因此，需要保证分布之间的余量而不提高存储器单元的操作电压。

发明内容

本发明涉及一种半导体器件及其操作方法，所述半导体器件能够通过经由模块开关提供正电压和负电压的双方来使擦除状态的阈值电压分布变窄且保证编程状态的阈值电压分布之间的余量。

另外，本发明涉及一种存储器件及其操作方法，所述半导体器件能够通过将晶体管的阈值电压设置为0V或更低来降低模块开关的晶体管的击穿电压，以便防止因模块开关而引起的电压下降现象。

另外，本发明涉及一种半导体器件及其操作方法，所述半导体器件能够通过将包括晶体管的负电压传送电路耦接至模块开关的栅极端子来控制具有0V或更低的阈值电压的模块开关的导通和截止，其中所述晶体管具有比模块开关高的阈值电压且能够提供负电压。

根据本发明的一个方面，一种存储器件包括：模块开关，所述模块开关用于响应于模块选择信号的电压电平来将供应给全局线的操作电压传送至与存储器单元阵列相耦接的局部线；以及负电压传送电路，所述负电压传送电路用于传输负电压作为模块选择信号，以便在当操作电压具有负电平时将全局线与局部线耦接，而在当模块选择信号被禁止时使全局线与局部线断开。

模块开关包括具有0V或更低的阈值电压的传输晶体管。

模块开关优选地包括用于传送负电平或正电平的操作电压的三重阱(triple well)NMOS晶体管。负电压传送电路优选地包括用于传送具有负电压电平的模块选择信号的三重阱NMOS晶体管。

每个三重阱NMOS晶体管包括形成在P型衬底上的栅极、形成在栅极两端的P型衬底中的源极结和漏极结、以及形成在源极结与漏极结之间的P型衬底中的沟道区。

P型衬底包括形成在N型阱上的N型阱和P型阱。可以通过注入1.0E13至5.0E13原子/cm²的磷(P)来形成N阱。可以通过注入硼(B)来形成P阱。

沟道区优选地由杂质未注入区域或者注入了N型杂质的注入区域形成，以便将三重阱NMOS晶体管的阈值电压设置为0V或更低。栅极优选地具有1.0μm至3μm的长度，且沟道区优选地具有2.0μm至5μm的宽度。

存储器件还包括与各个源极结和漏极结相耦接的源极/漏极接触。在模块开关中，源极/漏极接触与栅极之间的距离优选为1μm至2μm，且与源极/漏极接触相邻的隔离层与源极结及漏极结之间的距离优选为0.3μm至1.0μm。

形成负电压传送电路的晶体管优选具有比形成模块开关的晶体管的阈值电压高的阈值电压。

为了使负电压传送电路的三重阱NMOS晶体管的阈值电压高于模块开关的阈值电压，沟道区优选地由具有1.0E12至1.0E13原子/cm²的剂量的P型杂质注入区域来形成。