[发明专利]嵌入元件式PCB的制作方法

说明书

技术领域

本发明涉及一种PCB的制作方法，尤其涉及一种嵌入元件式PCB的制作方法。

背景技术

目前行业内对于嵌入式电阻/电容大致有如下几种制作方法：

1、在内层压合专门的电阻/电容材料，因受材料的限制其电阻/电容值很小，电阻最大只能达到几百欧姆，同时材料成本高。

2、通过将PCB板内层掏空后再嵌入元件(通过MILL槽的方式加工)，此工艺加工比较繁琐。

因此，有必要对现有的嵌入元件式PCB的制作方法进行改进，以克服上述存在的问题。

发明内容

本发明的目的在于提供一种嵌入元件式PCB的制作方法，工艺简单易实施，材料成本低。

为实现上述目的，本发明提供一种嵌入元件式PCB的制作方法，包括如下步骤：

步骤1、提供外层板、元件及内层芯板，外层板包括有第一外层板及第二外层板；

步骤2、将元件贴装在第一外层板表面；

步骤3、在贴装有元件的第一外层板表面印阻焊层；

步骤4、在内层芯板上钻出对应元件的孔部，将内层芯板的孔部与元件进行对位，贴装第一外层板上，从而将元件嵌入内层芯板中；

步骤5、将第二外层板相对第一外层板贴装在内层芯板上，压板融合，制得嵌入元件式PCB。

还包括步骤6、对该嵌入元件式PCB进行外层加工。

所述元件为电阻或电容。

所述内层芯板为纯胶、数个叠合的半固化片、或纯胶及数个叠合的半固化片，所述内层芯板的高度对应元件的高度。

与元件对位时，先对位纯胶，再对位半固化片。

所述孔部的数量及内部形状对应元件的数量及外形设置。

所述阻焊层厚度为5-10μm。

本发明的有益效果：本发明的嵌入元件式PCB的制作方法，将元件(电阻/电容)内置在线路板(PCB)中，大大节省了其表面的布线空间，其电阻值可以达到10K欧姆以上，电容可以达到UF级；且本发明所制得的嵌入元件式PCB较于现有技术在线路板表面贴装元件(电阻/电容)的产品整体厚度得到大大降低。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图1是本发明嵌入元件式PCB的制作方法流程图；

图2为本发明制作方法的嵌入元件式PCB的制作过程结构形成示意图；

图3为本发明制得的嵌入元件式PCB的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

如图1所示，本发明的嵌入元件式PCB的制作方法流程图，结合图2-3所示，其包括如下步骤：

步骤1、提供外层板、元件40及内层芯板30；其中外层板包括有第一外层板10及第二外层板20，元件40为电阻、电容或其他类型的元件，其数量可为一个或一个以上。所述内层芯板30的高度对应元件40的高度。内层芯板30为纯胶、数个叠合的半固化片、或纯胶及数个叠合的半固化片，所述纯胶厚度根据元件高度选择，所述半固化片的数量根据元件高度进行选择，即根据元件40的高度选择适当数量的半固化片进行叠合，使得叠合的半固化片的高度与元件40高度相当或略高，如图2所示，根据元件40高度采用三片半固化片叠合形成对应元件40高度的内层芯板30。内层芯板30为纯胶及数个叠合的半固化片时，与元件40对位，先对位纯胶，再对位半固化片。

步骤2、将元件40贴装在第一外层板10表面上。

步骤3、在贴装有元件40的第一外层板10表面印阻焊层，以增加压板的结合力；阻焊层设在第一外层板10贴装有元件40的该表面上，其厚度为5-10μm。

步骤4、在内层芯板30上钻出对应元件40的孔部31；孔部31的数量与元件40数量对应(一致)，孔部31的内部形状与元件40的外形对应。将内层芯板30的孔部31与元件40进行对位，贴装在第一外层板10上，从而将元件40嵌入内层芯板30中；由于孔部31与元件40是对应设置的，因此该内层芯板30可恰好将元件40嵌入其中而贴装在第一外层板10上。