[发明专利]一种半导体通孔开设方法无效
| 申请号： | 201110222122.1 | 申请日： | 2011-08-04 |
| 公开（公告）号： | CN102437092A | 公开（公告）日： | 2012-05-02 |
| 发明（设计）人： | 周军;傅昶 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体 开设 方法 | ||
1.一种半导体通孔开设方法，其特征在于，包括以下步骤：
步骤一：在所述半导体衬底上覆盖一层图形硬掩层，并通过光刻形成图形硬掩层中的图形开口；
步骤二：在所述图形硬掩膜层上方再次沉积一层硬掩膜材料层，硬掩膜材料层同时覆盖于图形硬掩膜层中的开口的侧壁和底部，从而在所述硬掩膜材料层以及图形硬掩膜层中形成新的图形开口；
步骤三：刻蚀除掉位于所述图形硬掩膜层的图形开口底部的硬掩膜材料层；并以步骤二中在所述硬掩膜材料层以及图形硬掩膜层中所形成的新的图形开口为掩膜，对衬底进行刻蚀，形成通孔；
步骤四：去除覆盖于所述图形硬掩膜层上方的所述的硬掩膜材料层部分。
2.根据权利要求1所述的半导体通孔开设方法，其特征在于，所述图形硬掩膜层为单一覆盖层。
3.根据权利要求1所述的半导体通孔开设方法，其特征在于，所述图形硬掩膜层材料为氮化硅。
4.根据权利要求1所述的半导体通孔开设方法，其特征在于，在所述步骤二中，采用原子层淀积或者化学气相沉积的方法在所述图形硬掩膜层上方沉积一层硬掩膜材料层。
5.根据权利要求1所述的半导体通孔开设方法，其特征在于，所述原子层淀积或者化学气相沉积所形成的硬掩膜材料层材料采用为硬掩膜材料。
6.根据权利要求1所述的半导体通孔开设方法，其特征在于，本方法应用于MOS半导体制造工艺中。
7.根据权利要求1所述的半导体通孔开设方法，其特征在于，本方法应用于衬底开设直径为1~100nm，深度为1~1000nm的通孔开设工艺中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110222122.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
