[发明专利]薄膜晶体管元件及其制作方法

说明书

技术领域

本发明是关于一种薄膜晶体管元件及其制作方法，尤指一种利用非离子注入工艺以及激光处理工艺来形成低阻抗掺杂层的薄膜晶体管及其制作方法。

背景技术

多晶硅(poly silicon)薄膜晶体管通过多晶硅材料本身高电子移动率(electrical mobility)的特性因而具有较一般广泛使用的非晶硅薄膜晶体管更佳的电性表现。随着低温多晶硅(low temperature poly silicon，LTPS)工艺技术不断精进，一些主要问题例如大面积的薄膜均匀性不佳已逐渐获得改善。因此，目前低温多晶硅工艺亦朝着更大尺寸基板应用上进行发展。然而，于公知的低温多晶硅工艺中，一般是利用离子注入(ion implant)工艺来形成掺杂层以降低薄膜晶体管中的接触阻抗，而用来进行离子注入工艺的离子注入机要导入大尺寸基板工艺，除了许多技术问题还需克服的外，机台制作成本亦是另一大问题。因此，如何以其他方式来形成低阻抗的掺杂层亦为目前业界致力发展的方向的一。

另外，由于低温多晶硅具有可搭配不同导电类型掺杂层以组成N型薄膜晶体管或P型薄膜晶体管的特性，因此低温多晶硅工艺一般亦可用来于一基板上同时形成N型薄膜晶体管以及P型薄膜晶体管。而于公知的低温多晶硅工艺中，是在同一平面上分别形成图案化N型掺杂层以及图案化P型掺杂层，因此需增加许多额外的工艺步骤以避免各不同导电类型掺杂层形成时造成互相影响，但另一方面却也因此使得整体工艺复杂化并相对地使成本增加。

发明内容

本发明的主要目的的一在于提供一种薄膜晶体管元件及其制作方法，利用非离子注入工艺以及激光处理工艺来形成低阻抗的掺杂层，同时搭配将不同导电类型的掺杂层设置于不同平面上的设计，达到工艺简化、效能提升以及成本降低的效果。

为达上述目的，本发明的一较佳实施例提供一种薄膜晶体管元件。此薄膜晶体管元件包括一第一导电类型晶体管以及一第二导电类型晶体管。第一导电类型晶体管包括一第一图案化掺杂层、一第一栅极、一第一源极、一第一漏极以及一第一半导体图案。第二导电类型晶体管包括一第二图案化掺杂层、一第二栅极、一第二源极、一第二漏极以及一第二半导体图案。第一源极以及第一漏极是与第一图案化掺杂层电性连结，而第二源极以及第二漏极是与第二图案化掺杂层电性连结。第一半导体图案以及第二半导体图案构成一图案化半导体层。第一图案化掺杂层是设置于第一半导体图案之下，且第二图案化掺杂层是设置于第二半导体图案之上。

该第一图案化掺杂层包括至少一N型掺杂物，且该第二图案化掺杂层包括至少一P型掺杂物。

该图案化半导体层包括一多晶硅层。

其特征在于，进一步包括一栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，其中该第一栅极以及该第二栅极是设置于该栅极介电层之上。

其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极以及该第一漏极是穿过该层间介电层、该栅极介电层以及该第一半导体图案而与该第一图案化掺杂层电性连结。

其特征在于，进一步包括一层间介电层设置于该栅极介电层、该第一栅极以及该第二栅极之上，其中该第二源极以及该第二漏极是穿过该层间介电层以及该栅极介电层而与该第二图案化掺杂层电性连结，且该第一源极及该第一漏极是至少部分设置于该基板与该第一图案化掺杂层之间。

其特征在于，该第一导电类型晶体管进一步包括一第一栅极介电层，设置于该基板与该第一图案化掺杂层之间，且该第一栅极是设置于该第一栅极介电层与该基板之间；以及该第二导电类型晶体管更包括一第二栅极介电层，设置于该图案化半导体层、该第一图案化掺杂层以及该第二图案化掺杂层之上，且该第二栅极是设置于该第二栅极介电层之上。

其特征在于，该第一漏极与该第二栅极电性连结。

其特征在于该第一漏极是与该第二源极电性连接，该第一栅极是与该第二栅极电性连结。