[发明专利]锁相环、采用该锁相环的显示器以及生成时钟的方法

权利要求书

1.一种显示器，该显示器包括：

定时控制器，其被设置为采用锁相环PLL来生成第一时钟，将第一时钟插入数据中，并发送插入了第一时钟的数据；

传输线，其被设置为传送插入了第一时钟的数据；

数据驱动器集成电路IC，其被设置为接收插入了第一时钟的数据，从该数据中分离出第一时钟，并基于第一时钟和该数据来驱动液晶面板的数据线；

其中，所述PLL包括：

相位检测器，其被设置为生成与输入时钟和第一时钟之间的相位差相对应的DC误差；

多个压控振荡器VCO；

VCO选择器，其被设置为参考所述DC误差从所述多个VCO中选择频率运行范围包含第一时钟的频率的VCO，所述频率运行范围是从所述VCO的最高谐振频率到所述VCO的最低谐振频率的范围；和

与所选择的VCO相连的电感器/电容器LC谐振电路，其包括多个固定电容器并且被设置为对所选择的VCO进行粗频率调谐。

2.根据权利要求1所述的显示器，其中，所述VCO选择器从频率运行范围最低的VCO开始，顺序地将所述多个VCO连接至所述LC谐振电路，并且判断每个与所述LC谐振电路相连接的VCO的频率运行范围是否包含第一时钟的频率。

3.根据权利要求2所述的显示器，其中，所述最高谐振频率是VCO没有与所述固定电容器相连时该VCO的谐振频率；并且

所述最低谐振频率是VCO与所述固定电容器相连时该VCO的谐振频率。

4.根据权利要求3所述的显示器，其中，如果当在与所述LC谐振电路相连的VCO被连接到所述固定电容器的情况下所述DC误差为高，并且当在与所述LC谐振电路相连的VCO未被连接到所述固定电容器的情况下所述DC误差为低，则所述VCO选择器选择与所述LC谐振电路相连的VCO。

5.根据权利要求2所述的显示器，其中，所述LC谐振电路通过改变所选择的VCO与所述多个固定电容器之间的连接来进行粗频率调谐，从而生成第一时钟。

6.一种接收输入时钟并生成第一时钟的锁相环PLL，该PLL包括：

多个压控振荡器VCO；

VCO选择器，其被设置为从所述多个VCO中选择频率运行范围包括第一时钟的频率的VCO；

电感器/电容器LC谐振电路，其包括与所选择的VCO相连的多个固定电容器，并被设置为对所选择的VCO进行粗频率调谐并生成第一时钟，

其中，所述VCO选择器将所述多个VCO中的第一VCO与所述LC谐振电路相连，并根据第一时钟的频率是否介于第一VCO的最高谐振频率与最低谐振频率之间来选择第一VCO作为频率运行范围包含第一时钟的频率的VCO。

7.根据权利要求6所述的锁相环，其中，第一VCO的最高谐振频率是所述固定电容器没有与第一VCO相连时第一VCO的谐振频率；并且

第一VCO的最低谐振频率是所述固定电容器与第一VCO相连时第一VCO的谐振频率。

8.根据权利要求7所述的锁相环，该锁相环还包括：相位检测器，其被设置为生成与所述输入时钟和第一时钟之间的相位差相对应的DC误差，

其中，所述VCO选择器参考所述DC误差将第一时钟的频率与第一VCO的最高振荡频率及最低振荡频率进行比较。

9.一种定时控制器采用锁相环PLL来生成时钟的方法，该方法包括以下步骤：

从多个压控振荡器VCO中选择频率运行范围包括所述时钟的频率的VCO；以及

将所选择的VCO与包括多个固定电容器的电感器/电容器LC谐振电路相连，并执行粗频率调谐和精频率调谐以生成所述时钟，

其中，选择VCO的步骤包括：

将所述多个VCO中的第一VCO与所述LC谐振电路相连；以及

当所述时钟的频率介于第一VCO的最高谐振频率与最低谐振频率之间时，选择第一VCO。

10.根据权利要求9所述的方法，其中，第一VCO的所述最高谐振频率是所述固定电容器没有与第一VCO相连时第一VCO的谐振频率；并且

第一VCO的所述最低谐振频率是所述固定电容器与第一VCO相连时第一VCO的谐振频率。