[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请基于2010年3月25日提出的日本专利申请第2010-71060号并主张其优先权，这里引用其全部内容。

技术领域

本发明涉及半导体装置。

背景技术

作为功率MOS(Metal Oxide Semiconductor，金属氧化物半导体)电场效应晶体管之一，有横型的DMOS(Double Diffused Metal OxideSemiconductor，双扩散金属氧化物半导体)电场效应晶体管。

在DMOS电场效应晶体管中，一般采用通过延长漂移区域的长度(漂移长)来提高元件的耐压的方案。此外，作为元件的布局，采用使元件末端区域的耐压比元件的内部区域(元件活性区域)提高的方案的情况较多。这是因为，即使缜密地进行关于元件特性的内部区域(元件活性区域)的设计，如果在不对元件特性带来影响的元件末端部分处、元件耐压有下降的可能性，则元件特性的控制也会变得困难。但是，如果为了提高元件末端区域的耐压而如上述那样采用使漂移长变长的对策，则在横型的DMOS电场效应晶体管中，有元件面积增加的问题。

发明内容

本发明的目的是提供一种能够抑制元件面积的增加的半导体装置。

技术方案的半导体装置的特征在于，

具备：

第2导电型的基底区域，设有第1导电型的源极区域；

第1导电型的漂移区域，连接于上述基底区域；

绝缘体层，从上述漂移区域的表面到内部地进行设置；

第1导电型的漏极区域，对置于上述源极区域，夹着上述基底区域及上述绝缘体层而设在上述漂移区域的表面；

栅极氧化膜，设在上述基底区域的表面；

栅极电极，设在上述栅极氧化膜上；

第1主电极，与上述源极区域连接；以及

第2主电极，与上述漏极区域连接，

从相对于上述基底区域的表面垂直的方向观察，

上述基底区域的周围被上述漂移区域及上述绝缘体层包围；

上述漏极区域的至少一部分和上述源极区域以线状地大致平行延伸；

由上述绝缘体层和上述基底区域夹着的部分的上述漂移区域的长度为，与相对于上述大致平行延伸的方向大致垂直的方向的长度相比，上述大致平行延伸的方向的长度较短；

上述大致平行延伸的方向上的、由上述绝缘体层和上述基底区域夹着的上述漂移区域的长度是1.8微米(μm)以下。

另一技术方案的半导体装置的特征在于，

具备：

第2导电型的基底区域，设有第1导电型的源极区域；

第1导电型的漂移区域，邻接于上述基底区域；

绝缘体层，从上述漂移区域的表面到内部地进行设置；

第1导电型的漏极区域，对置于上述源极区域，夹着上述基底区域及上述绝缘体层而设在上述漂移区域的表面；

栅极氧化膜，设在上述基底区域的表面；

栅极电极，设在上述栅极氧化膜上；

第1主电极，与上述源极区域连接；以及

第2主电极，与上述漏极区域连接，

从相对于上述基底区域的表面垂直的方向观察，

上述基底区域将上述漂移区域、上述绝缘体层及上述漏极区域包围；

上述漏极区域和上述源极区域的至少一部分以线状地大致平行延伸；

由上述绝缘体层和上述基底区域夹着的部分的上述漂移区域的长度为，与相对于上述大致平行延伸的方向大致垂直的方向的长度相比，上述大致平行延伸的方向的长度较短；

上述大致平行延伸的方向上的、由上述绝缘体层和上述基底区域夹着的上述漂移区域的长度是1.8微米(μm)以下。

根据上述结构的半导体装置，能够抑制元件面积的增加。

附图说明

图1是有关本实施方式的半导体装置的要部俯视图。

图2是有关本实施方式的半导体装置的要部剖视图。

图3是说明源极-漏极间耐压、与被基底区域和STI区域所夹的部分的漂移区域的长度之间的关系的图。

图4是有关本实施方式的半导体装置的要部俯视图。

图5是有关本实施方式的半导体装置的要部剖视图。

图6是有关本实施方式的半导体装置的要部剖视图。

图7是有关本实施方式的半导体装置的要部俯视图。

图8是有关本实施方式的半导体装置的要部俯视图。

具体实施方式

以下，参照附图说明本发明的实施方式。

(第1实施方式)

图1是有关本实施方式的半导体装置的要部俯视图。