[发明专利]用于半导体集成电路的芯片损伤检测设备

说明书

技术领域

本发明涉及一种芯片损伤检测设备、一种半导体集成电路设备以及一种安全关键系统。

背景技术

由于例如物理压力或热的原因在集成电路(IC)管芯的操作期间半导体集成电路可能遭受到由物理损伤，例如裂痕，所引起的故障或不可操作性。特别地，当被用在诸如例如汽车安全系统的安全关键系统中时，对该系统的用户而言这可能导致危险的情形。因此，必须恰当地处理管芯的物理损伤。

对于安全功能的性能或风险降低的目标级别的测量由安全完整性等级(SIL)给出，其由例如由国际电工委员会(IEC)标准IEC 61508定义为由安全功能所提供的风险降低的相对级别。

另外，诸如晶片切割的步骤的半导体集成电路制造的步骤可能涉及对管芯施加物理压力，这可能导致尤其是边界区域的物理损伤，即，晶片切割可能损伤靠近它们的边缘的管芯区域。后来，例如在系统中的装配期间，例如当被放置在印刷电路板上时，管芯可能被损伤。

在US 5,723,875中，示出了用于半导体IC的芯片损伤检测电路，其中芯片包含用于应用扫描测试技术的芯片检查电路。主动驱动的检测器线路贯穿多个被观察电路。信号被施加到线路，并且根据监视输出信号随时间的变化来得出可能的损伤。

在US 2008/0184083A1中，示出了用于集成电路的物理缺陷检测的另一中动态电路和方法。在这里，集成电路芯片上的测试线路被连接到电源并且连接到复合连续性感测电路，复合连续性感测电路用于根据通过该测试线路的观察的连续电流和差异的检测来得出损伤。

在KR10-2007-0089500中，示出了用于检测半导体器件中的修复熔丝的缺陷的电路。第一感测电路被布线到用于通过观察在熔丝处的电位变化来感测通过熔丝的电流的地址熔丝，第二感测电路被布线到修复熔丝。两个感测到的信号的比较被用于确定熔丝的可操作性。

在JP09-129830，示出了具有损伤检测装置的半导体集成电路。在这里，电位阱监视电路与待观察的电路集成在一起。当位于所观察的集成电路内的衬底中的阱的一部分的电位被检测到在预定范围之外时，监视电路输出异常检测信号。

发明内容

本发明提供了如所附权利要求中描述的集成电路设备和安全关键系统。

在从属权利要求中陈述了本发明的特定实施例。

本发明的这些和其它方面将从在下文中描述的实施例中变得显而易见，并且参考下文中描述的实施例来阐明。

附图说明

将参考图仅通过示例的方式对本发明的更多的细节、方面以及实施例进行描述。在图中，相同的附图标记被用来标识相同的或功能上类似的元素。图中的元素是为了简单和清楚而示出的，并且未必按比例绘制。

图1示意性地示出了芯片损伤检测设备的实施例的第一示例。

图2示意性地示出了芯片损伤检测设备的实施例的第二示例。

图3示意性地示出了芯片损伤检测设备的实施例的第三示例。

图4示意性地示出了具有半导体集成电路设备的安全关键系统的实施例的示例，其中半导体集成电路设备具有芯片损伤检测设备。

具体实施方式

因为本发明的所图示的实施例大多数情况下可以使用对本领域的技术人员所熟知的电子部件和电路来实现，所以为了理解和了解本发明的基本概念，并且为了不混淆本发明的教导或者从本发明的教导分散注意，将不会超出必要地解释细节。

参考图1，示出了芯片损伤检测设备10的实施例的第一示例。芯片损伤检测设备10可以包括至少一个双稳态电路12，即具有两个稳定状态的电路，并且从而能够充当一位存储器，该至少一个双稳态电路12包括穿过集成电路管芯20的观察区域以用于观察区域的损伤监视的第一导电线路14。

双稳态电路12可以被布置成：当所述线路的第一端22与第二端24之间的电位差改变时或者当泄漏电流过驱动在所述第一导电线路处的状态保持电流时，双稳态电路12从第一稳定状态翻转成第二稳定状态。例如由于第一导电线路14(图示为虚线)的原因，当状态保持电流，即要被克服以翻转双稳态电路12的上拉电流或下拉电流，例如被不对称泄露的泄漏电流移除或过驱动时，双稳态电路12可以从第一稳定状态翻转成第二稳定状态。双稳态电路可以包括反相器26、28，并且读取/写入存取使能开关30、32，存取使能开关30、32可以是晶体管电路。另外，电容器36、38例如可以被用于高频去耦。