[发明专利]半导体装置

说明书

相关的美国申请

本申请要求由K.Terrill于2009年11月2日提交的，序列号第61/257,362号，标题为“Transistor Structure with Feed-Through Source-to-Substrate Contact”的美国临时专利申请，以及由K.Terrill于2010年11月1日提交的第12/917,172号，标题为“Transistor Structure with Feed-Through Source-to-Substrate Contact”的美国非临时专利申请的优先权，在此结合这两者的全部内容作为参考。

技术领域

依据本教导内容的实施例大体上属于半导体装置。

背景技术

在DC-DC电源中，对控制MOSFET（金属氧化物半导体场效应晶体管）的优化需要将传导损耗和开关耗损最小化。历史上，由于平坦型或沟槽型DMOS（扩散型MOS）装置的电阻较低且因此其传导损耗低，它们已经被用于进行切换。那些MOSFET结构应用了穿过圆晶基板的漏极接触点（drain contact）。虽然那些结构提供了低电阻，但是它们不能满足低开关损耗。LDMOS（横向扩散MOS（laterally diffused MOS））历来被用于在高频处要求具有非常低的开关损耗的RF（射频）应用中。如果LDMOS装置可达到可与平坦型或沟槽型DMOS装置相比的电阻，则由于它们的开关损耗被降低它们将具有更高的转换效率。

获得较低的电阻需要缩短LDMOS单元节距的技术。将控制器和同步MOSFET一起封装在单个封装中，可期望获得在基片顶部具有漏极接触点并且在基片底部具有源极接触点的控制MOSFET。为缩小封装覆盖区（foorprint），控制MOSFET可被堆叠在同步MOSFET的顶部上。

在常规的RF LDMOS功率晶体管中，为了在基片顶部具有LDMOS漏极接触点，源极接触点必须在基片的底部。这需要在n+表面源极区和p+基板之间具有接触点。重要的是，该接触点占用较小的面积，因为这将缩短单元节距并因此降低给定区域的MOSFET总电阻。同样重要的是，接触点具有非常低的电阻，使得其不会显著影响MOSFET的电阻。此外，应该包括连接到源极电极的栅极屏蔽，以降低在装置的栅极和漏极区之间的电场。栅极屏蔽电阻应该较低以获得良好的高频性能；这可在栅极屏蔽局部连接到源极的情况下实现。在分立的功率MOSFET中，栅极屏蔽不能用金属制成，因为在该处理中只能存在一层金属，并且该层金属被用于漏极连接和栅极通路（gate routing）。因此，栅极屏蔽是由位于金属之下的导体构成的。用于这样的屏蔽的导体是重掺杂多晶硅，这是因为重掺杂多晶硅易于形成且具有稳定性。

先前的在形成源极到基板的连接的尝试中使用了从n+源极到P+沉降片（sinker）之间的芽接接触点（budding contact）。这种技术占用了过大的面积，并且，由于其不使用金属化（metallization）来接触基板，所以具有高电阻。另一种技术是，向下蚀刻出深达基板的沟槽，并使用硅化物和铝金属将源极连接到基板。这种技术也占用了过大的面积，因为沟槽必须具有十分倾斜的轮廓，以避免铝空缺。在形成接触点时，可蚀刻出沟槽，并使用金属化，以将n+源极连接到P+基板，因为这样降低了电阻。然而，金属化必须能够穿过狭窄的开口到达P+基板。

发明内容

依据本教导内容的实施例提供了针对以上所描述的问题的解决方案。在一个实施例中，LDMOS结构将源极连接到基板以及栅极屏蔽，同时利用缩小的面积用于这样的接触点。在一个实施例中，栅极屏蔽是使用重掺杂多晶硅构成的，并且与漏极金属化隔离。该处理仅需要单个金属层。在一个实施例中，使用了与栅极屏蔽、n+源极、以及p+基板接触的钨馈通（feed-thought）。归因于经改进的用化学汽相淀积（CVD）钛（Ti）、氮化钛（TiN）以及钨（W）添加处理来填充高纵横比（aspect ratio）的深沟槽的处理能力，馈通具有相对减小的宽度。

实施例包括LDMOS（横向扩散型金属氧化物半导体）结构，其将源极连接到基板以及栅极屏蔽，同时这样的接触点使用了缩小的面积。该结构包括导电基板层、源极，和漏极接触点；漏极接触点通过至少一个中间层与基板层分开。导电沟槽型馈通元件穿过中间层，并且与基板和源极接触，以电连接漏极接触点和基板层。

本文大体上包括关于具有馈通源极到基板接触点的晶体管结构的教导内容。