[发明专利]用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构

说明书

发明领域

本发明涉及由具有纤锌矿晶体结构的第III族金属的氮化物形成的并且在与半导体结构的材料晶格失配的(0001)取向的异质衬底上以气相生长的半导体结构。本发明还涉及采用这样的结构的器件并且涉及制造这样的结构的方法。

发明背景

由于其许多有利的性质，呈其许多变化形式的氮化镓(GaN)已经成为用于诸如发光二极管(LED)和激光二极管(LD)的光电子器件的其中一种最重要的半导体材料。然而，在此现代技术领域中，未能利用高品质的，优选自支撑的GaN模板是众所周知的问题。决定材料品质的两个重要因素是层和衬底中的穿透位错(TD)密度和内部机械应力。高TD密度极大地影响器件性能和寿命，对于通过金属有机化学气相沉积(MOCVD)生长在蓝宝石衬底上的GaN来说，TD密度通常在10¹⁰cm^-2的范围内。应力进而可以导致外延GaN和/或之后在GaN模板上生长的衬底或器件层开裂。高应力水平还可以导致差的表面形态，例如以高表面粗糙度。此外，内部机械应力可以导致在异质衬底上生长的基于GaN的模板发生弯曲。

在现有技术中已知多种用于降低TD密度的技术。例如，外延层过生长(ELO或ELOG)被在文献中作为许多变化形式报道，见例如Gibart：“Metal organic vapor phase epitaxy of GaN and lateral overgrowth(GaN的有机金属气相外延以及横向过生长)”，Reports on Progress in Physics 67(2004)667-715，或R.Davis等人在美国专利6,051,849中。然而，ELO技术具有多种缺陷，包括例如在基本ELO工艺中需要掩模，仅降低了模板的特定部分的TD密度而在其余的区域中仍是高TD密度等等。用于降低氮化镓层中的TD密度的另一种方法是经常被称为悬挂外延(pendeoepitaxy)的方法。在该方法中，例如通过蚀刻，在衬底中和/或另一氮化物外延层中形成沟槽，然后这些沟槽在没有掩模的情况下通过工艺参数控制氮化镓层的生长方向来横向过生长。该方法在例如美国专利#6,265,289中公开。悬挂外延也具有仅能够降低外延层的仅特定部分中的TD密度的问题。

完全不同的且具有最高效率之一的TD密度降低方法在本申请人的较早的专利申请公开#WO 2006/064081A1中公开。所述方法提供了良好受控的且完全原位的用于生产整个模板表面具有小于10⁸cm^-2的TD密度的GaN衬底的方法。

关于内应力的问题被报告取得了非常少的进展。在实践中，上文讨论的通过普遍已知的工艺，通过例如ELO或悬挂外延生长的具有小的TD密度的GaN模板的特征在于非常高的内应力。这些应力限制了外延层可用的最高可能性的无开裂厚度并且还劣化GaN模板的表面形态。结构中的高内应力可以在器件制造在衬底上之前或期间使衬底开裂，例如由于衬底变薄。因此，对于能够提供GaN层中低的TD密度，同时有效地降低层中的应力，以例如实现对在层，即GaN模板上制造器件结构来说期望的平滑表面形态的GaN异质外延生长的工艺存在巨大的需求。

上文和下文关于GaN所述的内容还以合适的程度涉及第III族金属的其他的氮化物，例如Al_xGa_1-xN，0＜x≤1；In_yGa_1-yN，0＜y≤1；或BN。

本发明的目的

本发明的目的是降低上文讨论的现有技术的问题。具体地，本发明的目的是提供具有低水平的内部机械应力、对于外延生长优选的平面的表面形态以及低穿透位错(TD)密度的新的类型的半导体结构。本发明的另一个目的是提供用于生产具有弛豫的表面下机械应力、平面的表面形态和低TD密度的第III族金属的氮化物的模板的新颖方法。根据本发明生产的结构可以被用作用于例如功率电子或光电子部件的器件层的外延生长的模板。本发明的另一个目的是提供包括根据本发明的半导体结构的新类型的半导体器件。

发明概述

根据本发明的方法的特征在于在独立权利要求1中提出的内容。

根据本发明的产品的特征在于在独立权利要求7中提出的内容。

根据本发明的用途的特征在于在独立权利要求10或11中提出的内容。