[发明专利]曲折配置的堆叠裸片的电互连

说明书

相关申请的交叉引用

本申请要求R.Co等人于2009年6月26日提交的、名称为“Electrical interconnect for die stacked in zig-zag configuration”的美国临时申请号61/220,986的优先权，并且该申请通过引用并入于此。

技术领域

本发明涉及集成电路芯片的电互连，并且更具体地涉及堆叠裸片的电互连。

背景技术

典型的半导体裸片具有正(“有源“)面、背面以及侧壁，其中集成电路形成在正面中。侧壁在正边缘(edge)处与正面接合，并且在背边缘处与背面接合。半导体裸片通常具有位于正面处的互连焊盘(裸片焊盘)，以用于将裸片上的电路与裸片布置在其中的装置中的其他电路电互连。通常，裸片焊盘由导电金属或金属化构成，例如铜或铝。

所提供的某些裸片沿着一个或多个裸片边界(margin)在正面上具有裸片焊盘，并且这些裸片可以称作外围焊盘裸片。所提供的其他裸片裸片中心附近在正面上具有布置为一行或两行的裸片焊盘，并且这些裸片可以能称作中心焊盘裸片。某些裸片具有布置成分区阵列的焊盘。然而，裸片焊盘可以如此布置在裸片中，裸片可以被“重布线”，以在裸片的一个或多个边界处或在其附近提供互连焊盘的合适布置。

已提出用于增大集成电路芯片封装体中的有源半导体电路的密度而同时使封装体尺寸(封装占用面积(footprint)、封装体厚度)最小化的多种方法。在一种用于形成具有更小占用面积的高密度封装体的制造方法中，将两个或更多个具有相同或不同功能的半导体裸片堆叠在彼此上方并且将它们安装在封装基底上。

S.McElrea等人于2008年5月20日提交的、名称为“Electrically interconnected stacked die assemblies”的美国申请号12/124,077描述了堆叠裸片配置，其中裸片上的互连焊盘通过为导电互连材料的迹线电连接。在某些配置中，堆叠中的相邻裸片沿着裸片边界在正面处具有互连焊盘，并且使上层裸片的边界处的边缘相对于在其下方的裸片的边界偏移。这一偏移暴露了在下方裸片上的互连焊盘的至少一部分区域，从而使得在下方裸片上的焊盘可以与在上方裸片上的焊盘电互连。导电互连材料是导电聚合物，例如可固化的导电环氧树脂。可以通过在模组化设计中构造偏移堆叠的裸片单元，并且随后堆叠这些单元来制造更大的堆叠裸片组件。可以将一个这种模组化单元倒置并且安装在另一个上方，而相应的模组化单元的互连端对准并且连接；所得到的双层组件呈现曲折配置。

T.Caskey等人于2008年5月20日提交的、名称为“Electrical interconnect formed by pulse dispense”的美国申请号12/124,097描述了用于堆叠中的裸片之间以及堆叠裸片与基底的电互连的方法，其通过在一系列脉冲中在原位沉积电互连材料来形成电连续的互连。互连材料可以是可固化材料，并且可以以未固化或部分固化状态来沉积；并且在分配之后的中间阶段该材料可以部分或附加地固化，并且当完成分配时该材料可以完全固化。合适的互连材料包括填充有颗粒形式的导电材料的聚合物，例如金属填充的聚合物，包括例如金属填充的环氧树脂、金属填充的热固性聚合物、金属填充的热塑性聚合物或导电墨。

发明内容

在一个通常方面，本发明的特征在于裸片(或裸片堆叠)安装并且抬升在基座(support)上方，并且电连接到基座中的电路。在基座的安装面处的一组键合焊盘上形成导电材料的柱，并且通过导电材料的迹线将抬升的裸片(或抬升的裸片堆叠中的至少一个裸片)电连接至基座，该迹线使裸片上的互连焊盘与柱接触，并且经由该柱连接至基座。

在某些实施例中，下层裸片或下层裸片堆叠或半导体封装体位于基座与抬升的裸片之间；并且在某些实施例中，下层裸片或下层裸片堆叠或封装体电连接至基座。在某些实施例中，下层裸片堆叠是下层的层叠的偏移堆叠裸片组件，并且在第一叠层中的裸片是裸片到裸片地电互连的，并且下层的叠层通过导电互连材料的迹线电连接至基座，该迹线与裸片上的互连焊盘以及基座上的一组键合焊盘接触。

在某些实施例中，抬升的裸片堆叠是层叠的偏移堆叠裸片组件，其中裸片的叠层的互连边缘面向第一方向，并且互连裸片焊盘与柱对准。