[发明专利]高掺杂注入光刻胶的剥离工艺

说明书

技术领域

本发明涉及半导体工艺，尤其是一种光刻胶的剥离工艺，该光刻胶特指用于高掺杂注入的光刻胶。

背景技术

光刻胶是一种常见的用于半导体基底高掺杂注入的掩模，常用于以下几种半导体结构的形成过程：源/漏、浅掺杂漏极(Lightly Doped Drain，简称LDD)、倍扩散漏极(Doubled Diffused Drain，简称DDD)等。以光刻胶为掩模完成基底的高掺杂注入之后，一般利用氧以及/或者氮的等离子体进行干法刻蚀以剥离光刻胶，该方法又称灰化法。然而，对于高掺杂注入光刻胶的剥离工艺(High Dose Implantation Strip，简称HDIS)来说，面临较大的挑战。

参见附图1，当以图形化的光刻胶2为掩模对基底1进行离子注入时，光刻胶的顶部以及侧部由于受到离子的轰击而得到强化，形成了质地相对较为致密的外壳21，而被外壳21包围的内层22由于未受到离子轰击而仍然保持原来的强度，质地相对较为疏松。显而易见，在进行光刻胶剥离时，外壳21的剥离速度相对内层22要缓慢一些，为了彻底去除光刻胶、避免残留，工程师通常会引入过刻蚀工艺以去除所有的光刻胶2。整个剥离过程会导致基底的损伤，造成基底中功能器件的破坏，较常见的一种损伤是基底内硅或者硅锗的过度缺失，而硅或者锗都是导电体，当其缺失之后会引起电阻的变化，严重影响器件的电学性能以及良率指标。

发明内容

本发明所要解决的技术问题是：如何在高掺杂注入光刻胶的剥离工艺中尽量减轻基底内硅或者硅锗的缺失。

为实现上述目的，本发明所采用的技术手段是：一种高掺杂注入光刻胶的剥离工艺，在所述剥离工艺之前，包括如下工艺：(a)提供基底，在基底上形成图形化的光刻胶；(b)以所述图形化的光刻胶为掩模对基底进行高掺杂注入；所述剥离工艺为：(c)采用灰化法一步剥离所有光刻胶，且在该步骤中，光刻胶的去除速率大于等于

本发明具有的优点是：通过提高光刻胶的去除速率可以达到一步剥离所有光刻胶的目的，而不需要采用过刻蚀的步骤，由此可以减小基底上硅、硅锗的损失，例如可以减小的基底损失；可以提高器件良率，例如可以将器件的良率提高10％～20％。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为图形化的光刻胶在进行离子注入时受到强化的示意图；

图2为高掺杂注入光刻胶剥离之后基底损伤示意图；

图3为高掺杂注入以及剥离工艺的原理图。

具体实施方式

本发明的主旨可以应用到各种高掺杂注入光刻胶的剥离工艺中，典型的高掺杂注入工艺包括CMOS器件或者功率MOS器件的源/漏极注入工艺。

在该剥离工艺之前，包括以下工艺：(a)提供基底，在基底上形成图形化的光刻胶；(b)以所述图形化的光刻胶为掩模对基底进行高掺杂注入。

所述基底可以为硅衬底或者是硅锗衬底，也可以是已经形成了栅极等图案的衬底。在基底上旋涂液态的光刻胶，软烘，曝光，显影，形成图形化的光刻胶，所述图形化的光刻胶出露部分基底。以图形化的光刻胶为掩模对基底进行高掺杂注入，所述高掺杂注入为现有技术中的常见工艺，对于本发明来说，高掺杂注入主要是指掺杂浓度大于10¹⁵/cm²，掺杂能量10～100KeV或者更高。

参见图1，以光刻胶2为掩模对基底1进行高掺杂注入时，光刻胶2受到离子的轰击而具有强化的顶部及侧部，所述强化的顶部及侧部构成光刻胶2的外壳21，而包裹在外壳21内的内层22的光刻胶则因为未被强化而保留原始质地(高掺杂注入之前光刻胶的质地)，质地较疏松。其中，外壳21与内层22之间有一质地渐变的过渡区，而并不是阶跃的；在某些场合中，可以将具有原始质地2倍或者3倍硬度的光刻胶2定义为外壳21。由于外壳21与内层22的刻蚀速率不相同，因此高掺杂注入光刻胶的剥离工艺成为困扰业界工程师的难题。并且，当掺杂浓度较大、掺杂能量较高时会导致光刻胶的外壳21更为致密，外壳21与内层22的刻蚀速率差别会更大。为了彻底去除光刻胶2，工程师往往引入过刻蚀工艺，那么在整个的剥离光刻胶的过程中，基底1的暴露部分将受到长时间的刻蚀而导致高度的缺失。

本实施例采用如下工艺剥离高掺杂注入光刻胶：(c)采用灰化法一步剥离所有光刻胶，且在该步骤中，光刻胶的去除速率大于等于