[发明专利]超级结器件制造纵向区的方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，特别是涉及一种超级结(Superjunction)器件的制造方法。

背景技术

超级结MOS晶体管具有耐高压、低导通电阻、低功耗、低开关时间的优点，适合汽车电子、运放、电源管理等高压、高电流、高功耗的应用。

请参阅图1，这是超级结MOS晶体管的基本结构示意图。在重掺杂N型硅衬底10上生长有一层轻掺杂N型外延层11，外延层11内具有P型纵向区12。该P型纵向区12上抵外延层11上表面，下达外延层11内或者外延层11与硅衬底10的分界面。外延层11之上有栅氧化层13和多晶硅栅极14。栅氧化层13两侧的外延层11内有P型轻掺杂漏注入(LDD)区15和N型重掺杂源注入区16。该超级结器件器件的源极是源注入区16，漏极是硅衬底10。图1所示的超级结器件是基于PMOS的，基于NMOS的超级结MOS晶体管的结构与之类似，只是各部分的掺杂类型(P型、N型)完全相反。

超级结器件的特征是在外延层11引入了从外延层11的上表面向下延伸的与外延层11的掺杂类型相反的纵向区12。这种结构导致MOS管在高压工作状态下除了产生纵向的从源极到漏极的纵向电场外，还有横向的PN区出现的横向电场。在两个电场的共同作用下导致电场在横向和纵向上可均匀分布，从而实现在低电阻率外延层上制造高耐压MOS管。

现有的超级结器件的纵向区的制造方法，包括如下步骤：(以基于PMOS的超级结MOS晶体管为例)

第1步，请参阅图2a，在N型硅衬底10上生长一层N型外延层11。

第2步，请参阅图2b，在外延层11之上依次淀积一层CMP(化学机械研磨)阻挡层21和刻蚀阻挡层23。在CMP阻挡层21和刻蚀阻挡层23之间还可以包括一层中间阻挡层22，用来在去除刻蚀阻挡层23时保护CMP阻挡层21。

第3步，请参阅图2c，采用光刻和刻蚀工艺，在N型外延层11中刻蚀出沟槽110，沟槽110的位置就是P型纵向区的位置，沟槽110在外延层11中的深度就是P型纵向区的高度。沟槽110的底部可以停留在外延层11中，也可以到达硅衬底10的上表面。

第4步，请参阅图2d，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层23，如果有中间阻挡层22也一并去除。

第5步，请参阅图2e，在沟槽110中采用外延工艺淀积P型单晶硅，将沟槽110完全填充，形成P型纵向区12。

第6步，请参阅图2f，采用CMP工艺去除CMP阻挡层21之上的P型单晶硅并做平坦化处理。

第7步，请参阅图2g，采用干法反刻工艺或湿法腐蚀工艺去除CMP阻挡层21。

上述方法第5步中，在填充沟槽110时不可避免地会在CMP阻挡层21之下产生横向填充，如图2e所示。因此在后续的CMP过程中，这部分位于CMP阻挡层21之下、沟槽110边缘、横向填充的单晶硅很难被去除。最终在去除CMP阻挡层21之后会形成一些突起的单晶硅残留，成为缺陷，影响器件的特性(例如造成器件漏电或击穿电压降低)。

发明内容

本发明所要解决的技术问题是提供一种超级结MOS晶体管制造纵向区的方法，该方法可以去除横向填充的单晶硅残留，有利于改善器件特性。

为解决上述技术问题，本发明超级结器件制造纵向区的方法包括如下步骤：

第1步，在硅衬底上生长一层外延层；

第2步，在外延层之上依次淀积一层CMP(化学机械研磨)阻挡层和刻蚀阻挡层；

第3步，采用光刻和刻蚀工艺在外延层中刻蚀出沟槽，沟槽的底部在外延层中或到达硅衬底的上表面；

第4步，采用干法反刻工艺或湿法腐蚀工艺去除刻蚀阻挡层；

第5步，在沟槽中采用外延工艺淀积单晶硅，将沟槽完全填充，形成纵向区；此时在CMP阻挡层之下、沟槽边缘上方具有横向填充的单晶硅；

第6步，采用CMP工艺去除CMP阻挡层之上的单晶硅并做平坦化处理，此时在CMP阻挡层之下、沟槽边缘上方的单晶硅仍有残留；

第7步，采用各向同性的刻蚀工艺对CMP阻挡层进行刻蚀，去除沟槽边缘上方的CMP阻挡层，暴露出沟槽边缘上方残留的单晶硅；

第8步，采用各向同性的刻蚀工艺去除沟槽边缘上方残留的单晶硅；

第9步，采用干法反刻工艺或湿法腐蚀工艺完全去除CMP阻挡层。

本发明所述方法形成的超级结器件的纵向区，在纵向区边缘上方不再有单晶硅残留，因此可以提高器件性能，避免器件缺陷。

附图说明