[发明专利]互连结构的制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及互连结构的制作方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸越来越小，互连结构的RC延迟效应对器件的开启速度影响越来越大。为了减小RC延迟效应，现有技术用电阻率小的铜代替电阻率大的铝，以减小金属互连线的电阻；并且，利用低介电材料(K值小于氧化硅)来取代传统的氧化硅(其K值为3.9)，以减小金属互连线间的电容C。由于金属铜难以刻蚀，现有技术利用双镶嵌工艺制作铜互连结构。

参考图1～图3，为现有技术的铜互连结构制作方法剖面结构示意图。

首先，请参考图1，提供半导体衬底10。在所述半导体衬底10上依次形成刻蚀阻挡层20、低K介质层30、硬掩膜层40、光刻胶层50。其中，所述刻蚀阻挡层20的材质为氮化硅；所述低K介质层30的材质为黑金刚钻石(BlackDiamond，其K值为2.5)；所述硬掩膜层40的材质为金属，例如为氮化钛，其形成方法为物理气相沉积的方法(PVD)；所述光刻胶层50内具有开口，露出部分硬掩膜层40。

然后，请参考图2，进行刻蚀工艺，对所述硬掩膜层40和低K介质层30和刻蚀阻挡层20进行刻蚀，在所述刻蚀阻挡层20和部分低K介质层30内形成接触孔70，在所述部分低K介质层30和硬掩膜层40内形成沟槽80，所述沟槽80与所述接触孔70部分重叠，以便在后续填充金属后能够形成互连结构。

接着，去除位于低K介质层30上方的硬掩膜层40以及光刻胶层50。

然后，请参考图3，在所述接触孔70和沟槽80内填充铜，并进行平坦化工艺。使得所述接触孔70内充满铜金属，形成接触插塞，用于将下层电极引出；所述沟槽80内充满铜金属，形成金属互连线，用于同一金属层电连接或同层电极重新布线。所述接触插塞和金属互连线构成双镶嵌互连结构90。

在公开号为CN101325172的中国专利申请中可以发现更多关于现有技术的信息。

在实际中，利用上述方法形成的器件的开关速度慢，无法满足应用的需求。

发明内容

本发明解决的问题是提供了一种互连结构的制作方法，所述方法提高了器件的开关速度，满足了应用的需求。

为解决上述问题，本发明提供一种互连结构的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有低K介质层；

对所述半导体衬底和低K介质层进行退火工艺；

在退火后的低K介质层上形成硬掩膜层；

以所述硬掩膜层为掩膜，在退火后的衬底和低K介质层内形成互连结构。

可选地，所述硬掩膜层的材质为金属或金属化合物。

可选地，所述硬掩膜层利用物理气相沉积工艺制作。

可选地，在所述退火工艺完成后的1～60分钟之内制作所述硬掩膜层。

可选地，所述退火工艺为快速热退火工艺或炉管退火工艺。

可选地，所述退火工艺的气体为氩气、氦气、氮气、氙气中的一种或多种，所述退火的气体流量范围为5～1000sccm。

可选地，所述退火工艺的温度范围为250～450摄氏度。

可选地，所述退火工艺时间为10～1000秒。

可选地，所述退火工艺的压力为1～760托。

可选地，所述互连结构为双镶嵌结构。

与现有技术相比，本发明具有以下优点：在形成硬掩膜层前对半导体衬底和位于半导体衬底上的低K介质层进行退火工艺，然后对退火后的低K介质层上形成硬掩膜层，由于退火工艺对半导体衬底和低K介质层进行了加热，使得半导体衬底和低K介质层表面具有一定的温度，从而减小硬掩膜层与低K介质层之间的应力，避免所述应力挤压低K介质层而造成低K介质层变形的情况，相应地低K介质层内可以形成尺寸更加均匀的沟槽和接触孔，提高了填充金属后形成的互连结构的均匀性，减小了互连结构的电阻，减小了器件的RC时间常数，提高了器件的开关速度，满足了应用的需求。

附图说明

图1～图3是现有技术的互连结构的制作方法剖面结构示意图。

图4是现有技术形成的互连结构俯视示意图。

图5是本发明的互连结构制作方法流程示意图。

图6～图9是本发明一个实施例的互连结构制作方法剖面结构示意图。

图10是本发明的方法形成的互连结构俯视示意图。

具体实施方式