[发明专利]具有嵌入式静态随机存取存储器的集成电路及其工艺方法

权利要求书

1.一种具有嵌入式静态随机存取存储器的集成电路，包括：

一半导体基板；

一输入输出区域，包括多个第一晶体管，上述第一晶体管具有一第一栅极介电层厚度；

一第一核心，包括：

一第一逻辑区域，具有多个第二晶体管，其中上述第二晶体管具有一第二栅极介电层厚度以及以一第一轻掺杂漏极光掩模所注入的轻掺杂漏极区域；

一第一静态随机存取存储器区域，具有多个第三晶体管，其中上述第三晶体管具有上述第二栅极介电层厚度以及以一第二轻掺杂漏极光掩模所注入的轻掺杂漏极区域；以及

一第二静态随机存取存储器区域，具有多个第四晶体管和至少一第五晶体管，其中上述第四晶体管具有上述第二栅极介电层厚度，上述第五晶体管具有以上述第一轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

2.如权利要求1所述的具有嵌入式静态随机存取存储器的集成电路，其中上述第二静态随机存取存储器区域为多个双端口SRAM单元所构成的一阵列，每一双端口SRAM单元包括一六晶体管存储单元和一双晶体管读取端口，上述六晶体管存储单元具有上述第四晶体管，上述第四晶体管具有以上述第二轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

3.如权利要求1所述的具有嵌入式静态随机存取存储器的集成电路，其中第二静态随机存取存储器区域具有一读取端口，上述读取端口具有二NMOS晶体管，上述NMOS晶体管具有以第一轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

4.如权利要求1所述的具有嵌入式静态随机存取存储器的集成电路，还包括：

一第二核心，上述第二核心包括：

一第二逻辑区域，具有多个第六晶体管，其中上述第六晶体管具有一第三栅极介电层厚度以及以一第三轻掺杂漏极光掩模所注入的轻掺杂漏极区域；以及

一第三静态随机存取存储器区域，具有多个第七晶体管和至少一第八晶体管，其中上述第七晶体管具有一第三栅极介电层厚度，以及以一第三轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

5.一种具有嵌入式静态随机存取存储器的集成电路，包括：

一第一核心，包括：

一第一逻辑区域，具有一第一栅极介电层厚度和多个第一NMOS晶体管，其中上述第一NMOS晶体管具有以一第一轻掺杂漏极光掩模所注入的轻掺杂漏极区域；

一单端口型的嵌入式静态随机存取存储器区域，具有上述第一栅极介电层厚度和多个第二NMOS晶体管，其中上述第二NMOS晶体管具有以一第二轻掺杂漏极光掩模所注入的轻掺杂漏极区域；以及

一第一双端口型的嵌入式静态随机存取存储器区域，具有上述第一栅极介电层厚度、至少一第三NMOS晶体管和多个第四NMOS晶体管，上述第三晶体管具有以上述第一轻掺杂漏极光掩模所注入的轻掺杂漏极区域，上述第四NMOS晶体管位于一写入端口中，上述第四NMOS晶体管具有上述第一栅极介电层厚度以及以上述第二轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

6.如权利要求5所述的具有嵌入式静态随机存取存储器的集成电路，还包括：

一第二核心，包括：

一第二逻辑区域，具有一第二栅极介电层厚度以及多个第五NMOS晶体管，其中上述第五NMOS晶体管具有以一第三轻掺杂漏极光掩模所注入的轻掺杂漏极区域；

一第二双端口型的嵌入式静态随机存取存储器区域，具有上述第二栅极介电层厚度以及至少一第六NMOS晶体管，上述第六晶体管具有以上述第三轻掺杂漏极光掩模所注入的轻掺杂漏极区域。

7.如权利要求5所述的具有嵌入式静态随机存取存储器的集成电路，还包括：

一第二核心，包括：

一第二逻辑区域，具有一第二栅极介电层厚度以及多个第五NMOS晶体管，其中上述第五NMOS晶体管具有以一第三轻掺杂漏极光掩模所注入的轻掺杂漏极区域；

一第二双端口型的嵌入式静态随机存取存储器区域，具有上述第二栅极介电层厚度以及至少一第六NMOS晶体管，上述第六晶体管具有以上述第二轻掺杂漏极光掩模所注入的轻掺杂漏极区域。