[发明专利]具有低正向压降的结势垒型肖特基无效

专利信息
申请号: 201010263163.0 申请日: 2010-08-24
公开(公告)号: CN102376777A 公开(公告)日: 2012-03-14
发明(设计)人: 杨忠武 申请(专利权)人: 上海芯石微电子有限公司
主分类号: H01L29/872 分类号: H01L29/872;H01L29/06;H01L29/36;H01L21/329
代理公司: 暂无信息 代理人: 暂无信息
地址: 201102 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 正向 结势垒型肖特基
【权利要求书】:

1.一种半导体器件,其特征在于:包括:

(a)衬底层,为N传导类型半导体材料;

(b)缓冲层,位于衬底层之上,为N传导类型的半导体材料;

(c)漂移层,位于缓冲层之上,为N传导类型的半导体材料;

(d)轻掺杂层,位于漂移层之上,为N传导类型的半导体材料;

(e)重掺杂层,位于轻掺杂层之上,为N传导类型的半导体材料;

(f)抑制区,为P传导类型的半导体材料,若干个相互分离的抑制区位于低掺杂层和重掺杂层中;

(g)肖特基势垒层,位于重掺杂层之上,形成肖特基势垒结特性。

2.如权利要求1所述的半导体器件,其特征在于:所述的肖特基势垒层边缘下方的轻耗尽层和重掺杂层中设有肖特基势垒边缘P型扩散保护环。

3.如权利要求1所述的半导体器件,其特征在于:所述的半导体装置边缘的表面设有起保护作用的硅表面保护层。

4.如权利要求1所述的半导体器件,其特征在于:所述的肖特基势垒层是由薄膜势垒金属与重掺杂层顶部的N型半导体材料合金形成。

5.如权利要求1所述的半导体器件,其特征在于:所述的缓冲层的扩散杂质与衬底层的扩散杂质不相同、所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的轻掺杂层的扩散杂质与衬底层的扩散杂质不相同、所述的重掺杂层的扩散杂质与衬底层的扩散杂质不相同。

6.如权利要求1所述的半导体器件,其特征在于:所述的衬底层的杂质掺杂浓度大于或等于1×1018/cm3

7.如权利要求1所述的半导体器件,其特征在于:所述的缓冲层、漂移层、轻掺杂层和重掺杂层的杂质掺杂浓度为1×1014-1×1018/cm3

8.如权利要求1所述的半导体器件,其特征在于:所述的缓冲层的杂质掺杂浓度大于重掺杂层杂质掺杂浓度。

9.如权利要求1所述的半导体器件,其特征在于:所述的重掺杂层的杂质掺杂浓度大于漂移层杂质掺杂浓度。

10.如权利要求1所述的半导体器件,其特征在于:所述的漂移层的杂质掺杂浓度大于轻掺杂层杂质掺杂浓度。

11.一种制造半导体器件的方法,其特征在于:包括如下步骤:

1)在衬底层上通过外延生长方式形成缓冲层、漂移层、轻掺杂层和重掺杂层;

2)通过向重掺杂层半导体材料中注入硼离子再进行高温退火,在轻掺杂层和重掺杂层中形成多个相互分离的P型区作为抑制区,在预定位置的轻掺杂层和重掺杂层中形成肖特基势垒边缘P型扩散保护环,同时在半导体装置边缘的表面形成硅表面保护层;

3)在重掺杂层上淀积一层势垒金属,通过低温合金在重掺杂层表面N型区形成肖特基势垒层,在抑制区表面形成欧姆接触区。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海芯石微电子有限公司,未经上海芯石微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010263163.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top