[发明专利]芯片

说明书

技术领域

本发明涉及一种依照权利要求1的前序部分所述的芯片。 

背景技术

这种芯片尤其用于制造功率半导体模块。所述芯片为了散热而通常被钎焊到底板上，例如钎焊到直接敷铜(DCB)基板或者金属板上。这一点参引Lugscheider.E等人的“Spannungsreduktion inChip-DCB-Verbunden mittels Ausnutzung der intrinsischen Spannungseigenschaften von PVD-Metallisierungsschichten(借助对物理气相沉积(PVD)金属化层的本征电压特性的充分利用来降低芯片-DCB复合体内的电压)”、Verbundwerkstoffe und Werkstoffverbunde(复合材料和材料复合体)，M.Schimmerer(编辑(Hrsg.))，2005。此外，可能需要用于产生电连接的钎焊连接。 

为了产生钎焊连接，在芯片体的至少一个侧上设置有由多个金属层形成的层复合体。所述层复合体一般通过贵金属层终止，贵金属层防止位于其下方的金属层发生不希望的氧化。钎焊层通常位于贵金属层的下方，钎焊层在产生钎焊连接时至少部分地与焊料一起熔化，并且在凝固后，将芯片体通过其他与钎焊层连接的金属层与底板牢固地连接。 

尤其在制造芯片-DCB复合体时，可能需要的是：实施多个钎焊过程。在此，可行的是，特别地由金属层制成的层复合体被多次加热到200至250℃的温度。在再次加热已经制成的钎焊连接时，可能发生的是，由钎焊层和焊料重新形成的熔体朝向芯片体的方向推进，并且不被希望地穿过层复合体的其他金属层。因而，可能在层复合体内部形 成收缩空穴。这些收缩空穴或者孔隙不利于钎焊连接良好的机械强度和/或导电能力。 

发明内容

本发明的任务是，消除按照现有技术的缺点。尤其应该给出一种可以尽量简单并且成本低廉地制造的芯片，这种芯片能够以很高的工艺可靠性得以钎焊。尤其在多次钎焊时，会确保钎焊连接良好的机械强度和/或导电能力。 

该任务通过权利要求1和13所述的特征得以解决。本发明的适当的构造方案由权利要求2至12和14和15所述的特征获得。 

按照本发明的构型设置为，钎焊层具有至少一个通过中断涂覆法而形成的界面。令人惊讶地表明的是，用这种由多个分别通过界面分开的层形成的钎焊层，可以防止由钎焊层和焊料形成的熔体不希望地穿过其他施加在基板体上的金属层。所提出的芯片可以简单且成本低廉地制造。为此仅需要的是，在制造钎焊层时中断涂覆法，以使在钎焊层内部至少构成一个界面。在界面的区域内，在钎焊层内形成了阻挡体，该阻挡体制止了由焊料和部分熔化的钎焊层形成的熔体朝向芯片体的方向推进。因而，熔体与其他设置在芯片体上的金属层不发生接触或者仅很小程度地发生接触。由此，可以确定地并且可靠地避免在层复合体内由此引起的和/或不被希望的形成收缩空穴和/或孔隙。所提出的芯片以特别是在如下制造过程中很高的工艺可靠性而著称，在所述制造过程中，芯片多次经受处于200至250℃范围内的温度。 

按照本发明具有优点的构造方案，层复合体的与芯片体接触的基础层基本上由铝形成。基础层用于将层复合体连接到芯片体上。 

按照另一个具有优点的构造方案，在钎焊层与基础层之间设置的第一中间层基本上由Ti或Cr或者由Ti与W组成的合金形成。第一中间层 用来对安设于其上的钎焊层增加附着力。此外，该中间层用作对于由焊料与钎焊层形成的熔体的阻挡体。 

按照本发明的另一构造方案，在贵金属层与钎焊层之间可以设置第二中间层，第二中间层基本上由Ti构成。另一中间层有助于进一步改善工艺可靠性。 

用于制造芯片体使用的半导体材料可以基本上由以下材料之一形成：Si、SiC、SiGe、GaAs。 

按照本发明的另一具有优点的构造方案设置为，形成钎焊层的晶体的平均晶体尺寸至少在垂直地远离界面指向的方向上首先是增大的(zunehmen)。在此，平均晶体尺寸的增大可以是跳跃式的或者也可以是基本上是连续的。按照另一构造方案，形成钎焊层的晶体的平均晶体尺寸在从位于与其他金属层的边界上的接触面朝向界面去的方向上首先是增大的。也就是说，在界面与接触面之间，平均晶体尺寸具有最大值。只要在钎焊层内部构造多个界面，则平均晶体尺寸同样可以在两个彼此跟随的界面之间具有最大值。在本发明的意义上，对于概念“最大值”或者“最小值”分别理解为相对最大值或者相对最小值。也就是说，例如在钎焊层内部，垂直于界面可能出现平均晶粒大小的多个最大值等。