[发明专利]具有对准标记的装置及用于制作半导体组件的方法

说明书

技术领域

本发明涉及一种半导体组件，特别是涉及一种光刻刻蚀工艺中所使用的对准标记。

背景技术

半导体集成电路(IC)工业已经历了快速增长。在IC材料和设计方面的技术改进催生了很多代IC，其中每一代比前一代具有更小和更复杂的电路。但是，这些改进也增加了工艺的复杂性和制造IC的复杂性，并且针对这些将要实现的改进，在IC工艺和制造中类似的研发是必需的。在集成电路演变的过程中，当几何尺寸(即，使用制造工艺来创建的最小组件(或线))减小时，功能密度(即，单位芯片面积上内联组件的数量)通常是增加的。

小的几何尺寸需要在光刻刻蚀工艺中设置更严格的要求。尤其是，半导体组件中不同层间的对齐(也称为对准)需要精密而准确。换句话说，需要减小对准误差。对准标记已经被用来测量对准误差。但是，由于几何尺寸变得越来越小，现有的对准标记可能无法测量层间实际的对准量。因此，对准误差测量结果可能是不准确的，这将造成更多的芯片失效。

有鉴于此，虽然现有的对准标记一般足以达到预期目的，但它们在各个方面并不是完全令人满意的。

发明内容

本发明的目的在于提供一种具有一对准标记的装置及用于制作半导体组件的方法。

本发明的一较宽形式涉及一种具有一对准标记的装置，该对准标记包括：一第一部分和一第二部分，第一部分具有多个第一特征部，每一第一特征部具有一第一尺寸和一第二尺寸，第一尺寸是一第一方向上测得，第二尺寸是一第二方向上测得，第二方向大体上垂直于第一方向，第二尺寸大于第一尺寸；并且第二部分具有多个第二特征部，每一第二特征部具有一第三尺寸和一第四尺寸，第三尺寸是第一方向上测得，第四尺寸是第二方向上测得，第四尺寸小于第三尺寸；其中在第一方向和第二方向上，多个第二特征部中至少之一被多个第一特征部部分地包围着。

本发明的另一较宽广的形式是涉及一种具有一对准标记的装置，该对准标记包括：一第一对准标记和一第二对准标记，第一对准标记具有一组细长的第一格栅，每一第一格栅沿一第一轴延伸，第二对准标记具有一组细长的第二格栅，每一第二格栅沿一第二轴延伸，第二轴大体上垂直于第一轴；其中沿第一轴和第二轴，第二对准标记被第一对准标记部分地围绕着。

本发明的又一较宽广的形式是涉及一种制造半导体组件的方法，该方法包括：提供一基材；在该基材中形成一对准标记的一第一部分，第一部分包括多个第一特征部，每一第一特征部具有一第一尺寸和一第二尺寸，第一尺寸是第一方向上测得，第二尺寸是第二方向上测得，第二方向大体上垂直于第一方向，第二尺寸大于第一尺寸；以及在该基材中形成对准标记的一第二部分，第二部分包括多个第二特征部，每一第二特征部具有一第三尺寸和一第四尺寸，第三尺寸是第一方向上测得，第四尺寸是第二方向上测得，第四尺寸小于第三尺寸；其中形成第一部分和第二部分的步骤以一方式被实施，从而使至少一个第二特征部在第一方向和第二方向上被多个第一特征部部分地包围着。

运用本发明所提供的对准标记的装置及制造半导体组件的方法，可以在几何尺寸变得越来越小的半导体组件的制造中，能够提供掩膜之间更为精确的对准误差测量，使得半导体组件中不同层间的对齐(也称为对准)更为精密而准确，进而使得芯片良率得到大幅的提升。

附图说明

在结合附图阅读时，从下面的详细说明可以更好地理解本发明的各个方面。需要强调的是，依据工业上的标准实践，各个特征并未按比例来绘示。事实上，为论述清楚起见，各个特征的尺寸可以任意地增大或减小。

图1绘示出依据本发明的多个方面，用于制造对准标记的方法流程图；

图2A和2B分别绘示出依据图1的方法所制造的两个示意性对准标记的俯视图；

图3绘示出一掩膜的俯视图，在该掩膜上实现图2的多个对准标记的一个的一实施例；

图4绘示出另一掩膜的俯视图，在该掩膜上实现图2的多个对准标记的另一个；

图5-6绘示出依据图1的方法的一实施例，在制造制程的不同阶段半导体晶片的俯视图；

图7A和7B分别说明示意性的Y-偶极孔径和示意性的X-偶极孔径的俯视图，它们均使用于光刻刻蚀工艺；以及

图8-9绘示出依据图1的方法的另一实施例，在制造制程的不同阶段中半导体晶片的俯视图。

【主要组件符号说明】

11：方法

13：步骤

15：步骤

17：步骤

40：对准标记

41：对准标记

54：特征部

55：特征部

60：长度

61：宽度