[发明专利]防止存储器穿通电压降低的方法及存储器

说明书

技术领域

本发明涉及半导体技术领域，特别涉及防止存储器穿通电压降低的方法及存储器。

背景技术

存储器是用于存储资料或者数据的半导体器件。在数据资料的存储上以位(Bit)来表示存储器的容量。每个用以存储资料的单元称为存储单元(Cell)。而存储单元在内存内以数组的方式排列，每一个行与列的组合代表一个特定的存储单元地址。其中，列于同一行或者同一列的多个存储单元是以共同的导线加以串联。其中，将相同一行(或者相同一列)的存储单元串联的导线称为字线，而与数据的传输有关的导线称为位线。

专利申请号为20061014728.4的中国专利申请中公开了一种存储器，具体请参考图1。现有的存储器包括半导体衬底(未示出)。所述半导体衬底上具有多列位线210和多行字线250。位线210通过对半导体衬底进行离子注入的形成，本领域技术人员将位线210又称为扩散位线区(或埋层位线区，Buried Bit Line)。所述字线250沿行的方向将位线210之间的存储单元的栅极串联。

在实际中发现，上述结构的存储器的穿通电压降低，影响了器件性能。

发明内容

本发明解决的问题是提供一种防止存储器穿通电压降低的方法及存储器，防止存储器相邻的字线之间和相邻的位线之间的穿通电压降低。

为解决上述问题，本发明提供了一种防止存储器穿通电压降低的方法，包括：

提供半导体衬底，所述半导体衬底上形成有多条字线和多条位线；

在所述字线和位线上形成掩膜层，所述掩膜层露出相邻字线和相邻位线之间的半导体衬底；

以所述掩膜层为掩膜，对所述掩膜层露出的半导体衬底进行绝缘离子注入；

对所述半导体衬底中注入的离子进行退火，在所述半导体衬底内形成防穿通区。

可选地，所述防穿通区的材质为电学绝缘材质，所述电学绝缘材质为氧化硅、氮化硅、碳化硅、氮氧化硅。

可选地，所述绝缘离子注入的离子为氧离子、氮离子、碳离子或氧化氮离子。

可选地，所述绝缘离子注入的离子能量范围为10～80Kev，剂量范围为5E14～1E16cm^-2。

可选地，所述掩膜层为光刻胶层、氮化硅层或氧化硅层。

可选地，对所述半导体衬底中注入的离子进行退火前，还包括：

进行刻蚀工艺，去除所述掩膜层。

可选地，所述退火为快速热退火工艺，退火温度范围为400～1050摄氏度，退火时间为10～120秒，N₂流量范围为200～1500sccm。

相应地，本发明还提供一种存储器，包括：

半导体衬底，所述半导体衬底上具有多条字线和多条位线，其特征在于，

相邻的字线和相邻的位线之间的半导体衬底为防穿通区，所述防穿通区的材质为电学绝缘材质，所述防穿通区通过注入绝缘离子形成。

可选地，所述电学绝缘材质为氧化硅、氮化硅、碳化硅、氮氧化硅。

可选地，所述绝缘离子为氧离子、氮离子、碳离子或氧化氮离子。

可选地，所述绝缘离子的注入能量范围为10～80Kev，注入剂量范围为5E14～1E16cm^-2。

与现有技术相比，本发明的技术方案具有以下优点：通过在相邻字线和相邻位线之间的半导体衬底进行绝缘离子注入，对注入的离子进行退火，在所述相邻字线和相邻位线之间的半导体衬底形成防穿通区，所述防穿通区的材质为电学绝缘材质，将相邻的字线和相邻的位线相互绝缘，从而避免了扩散位线区的掺杂离子通过防穿通区移动，形成沿字线方向的漏电流或沿位线方向的漏电流，防止相邻的字线之间的穿通电压和相邻的位线之间的穿通电压降低。

附图说明

图1是现有的存储器结构的俯视图。

图2是本发明的防止存储器的穿通电压降低的制作方法流程示意图。

图3至本发明的存储器的俯视结构示意图。

图4是本发明的存储器沿AA方向的剖面结构示意图。

图5是本发明的存储器沿BB方向的剖面结构示意图。

图6是本发明的存储器沿CC方向剖面结构示意图。

具体实施方式