[发明专利]台面光电二极管及其制造方法

说明书

本申请基于日本专利申请No.2009-178985，其内容通过引用结合于此。

技术领域

本发明涉及一种台面光电二极管和用于制造台面光电二极管的方法。

背景技术

台面光电二极管的特征在于：能够减小寄生电容，能容易地进行模块安装，由于在除了光接收单元之外的任何地方都不存在光吸收层因此频率响应特性不会由于光耦合泄漏而退化，等等。在该台面光电二极管中，其pn结可以通过晶体生长来形成。因此，能够容易控制pn结的位置和电场分布。

此外，通过用半导体层覆盖处理成台面的光吸收层的侧壁，半导体和电介质钝化膜(例如，SiN膜)之间的界面不是形成光吸收层的窄带隙半导体层(例如，InGaAs层)和电介质钝化膜之间的界面，而用作为宽带隙半导体层(例如，InP层)和电介质钝化膜之间的具有时间稳定性的界面。因此，可以实现长期稳定的可靠性。

日本特开专利公布No.H09-213988和2004-119563每个都公开了用半导体层覆盖台面光电二极管的pn结的示例技术。

根据日本特开专利公布No.H09-213988中公开的技术，通过在掺杂Fe的InP衬底上堆叠n型半导体层、i型半导体层和p型半导体层来形成PIN结构，并且在i型半导体层和p型半导体层上进行蚀刻以形成具有圆锥截头锥体形状的第一台面。然后形成钝化半导体层，并在钝化半导体层和n型半导体上进行蚀刻以形成包括第一台面且与第一台面同心的第二台面。然后形成覆盖整个表面的绝缘膜，并形成n型电极层和p型电极层。

根据日本特开专利公布No.2004-119563中公开的技术，在n型InP衬底上堆叠n型InAlAs缓冲层、n型InAlAs倍增层、形成有p型InAlAs层和p型InGaAs层的场调整层、p型InGaAs光吸收层、p型InAlAs帽盖层和p型InGaAs接触层。然后，通过图案化二氧化硅膜(SiO₂膜)形成SiO₂掩模，并且通过SiO₂掩模在p型InGaAs光吸收层、p型InAlAs帽盖层和p型InGaAs接触层上进行蚀刻。通过这种方式，形成具有圆锥截头锥体形状的第一台面。然后利用SiO₂掩模堆叠p型InP掩埋层和高电阻InP掩埋层。然后在高电阻InP掩埋层、p型InP掩埋层、场调整层、n型InAlAs倍增层和n型InAlAs缓冲层上进行蚀刻以形成包括第一台面且与第一台面同心的第二台面。然后形成绝缘钝化膜，并且形成p电极和n电极，并且部分地露出p型InGaAs接触层和n型InP衬底。在n型InP衬底的底面的下面形成氮化硅防反射膜。

发明内容

在一个实施例中，提供了一种包括提供在半导体衬底上的堆叠结构的台面光电二极管。通过按顺序堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导电型或者未掺杂型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型的半导体制成的光吸收层，和第二导电型的半导体层，形成该堆叠结构。第二导电型的半导体层和光吸收层形成台面。台面的侧壁和台面的上表面中的至少台面的肩部部分被生长在台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层连续地覆盖。通过半导体层用电介质钝化膜覆盖台面。覆盖台面侧壁的半导体层的部分的层厚度D1等于或大于850nm。

在另一实施例中，提供了一种包括提供在半导体衬底上的堆叠结构的台面光电二极管。通过按顺序堆叠并生长由第一导电型的半导体制成的缓冲层，由第一导电型、第二导电型或者未掺杂型的半导体制成的蚀刻停止层，由第一导电型、第二导电型或者未掺杂型的半导体制成的光吸收层，和第二导电型的半导体层，形成该堆叠结构。第二导电型的半导体层和光吸收层形成台面。台面的侧壁和台面的上表面中的至少台面的肩部部分被生长在台面的侧壁和上表面上的第一导电型、第二导电型、半绝缘型或者未掺杂型的半导体层连续地覆盖。通过半导体层用电介质钝化膜覆盖台面。覆盖台面的侧壁的半导体的部分的层厚度D1用下面的公式(1)来表示：

D1≥1/2×(-2κε₀/q×(1/Nd+1/Na)×V)^1/2…………(1)

其中κ表示半导体的相对介电常数，ε₀表示真空的介电常数，q表示元电荷，Nd表示pn结的n型区域中的施主浓度，Na表示pn结的p型区域中的受主浓度，并且V表示反向偏压。